碳化硅半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种碳化硅半导体装置及碳化硅半导体装置的制造方法，以在分割成多个芯片的碳化硅半导体衬底中，分割后能够抑制放电产生。本发明专利技术包括：n＋型衬底（1）；n＋型衬底1上形成的杂质浓度比n＋型衬底（1）低的漂移外延层（2）；漂移外延层（2）上形成的肖特基电极（6）；以及至少覆盖肖特基电极（6）的端部、和漂移外延层（2）的端部及侧面而形成的作为绝缘膜的PI（8）。

【技术实现步骤摘要】
碳化硅半导体装置及其制造方法
本专利技术涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。
技术介绍
一般知晓碳化硅（以下SiC）半导体与硅（Si）相比，破坏电场、带隙、热传导率较大。由于带隙及热传导率较大，因此耐热性优异，高温工作、简易冷却成为可能。另外，破坏电场较大，所以薄型化容易，损耗低，高温工作成为可能。在SiC肖特基势垒二极管（SiCSchottkyBarrierDiode：以下SiC-SBD）、SiC-MOSFET（Metal-Oxide-SemiconductorField-EffectTransistor：金属-氧化层-半导体-场效应晶体管）的设计中，其破坏电场，与使用硅时的0.3MV/cm相对，在使用SiC的情况下为2.8MV/cm。如果有效利用该特长，决定活性层的漂移外延层的厚度、终端构造，则在使用破坏电场为硅的约10倍大的SiC的情况下，例如漂移外延层为硅的1/10左右即可。关于kV级高耐压的SiC-SBD，肖特基电极形成于n型SiC外延层上而构成。在该构造，在外延层和肖特基电极的结合面周边电场容易集中，所以需要在其结合面（肖特基结合面）周边的表层形成用于缓冲电本文档来自技高网...

【技术保护点】
一种碳化硅半导体装置，其特征在于，包括：碳化硅半导体衬底（1）；外延层（2），在所述碳化硅半导体衬底（1）上形成，该外延层（2）的杂质浓度比所述碳化硅半导体衬底（1）低；电极（6），在所述外延层（2）上形成；以及绝缘膜（8），至少覆盖所述电极（6）的端部、和所述外延层（2）的端部及侧面而形成。

【技术特征摘要】
2012.03.09 JP 2012-0525461.一种碳化硅半导体装置的制造方法，其特征在于，包括：(a)在碳化硅半导体衬底(1)上，形成杂质浓度比所述碳化硅半导体衬底(1)低的外延层(2)的工序；(b)在所述外延层(2)上，形成多个电极(6)的工序；(c)在各所述电极(6)所夹着的所述外延层(2)上，形成比所述外延层(2)下表面深的槽(11)的工序；(d)至少覆盖所述电极(6)的端部、和所述外延层(2)的端部及露出的侧面而形成绝缘膜(8)的工序；以及(e)仅从形成有所述槽(11)的部分分割所述碳化硅半导体衬底(1)的工序，该碳化硅半导体装置的制造方法还包括：(f)在所述工序(d)前，用纯水清洗所述碳化硅半导体衬底(1)...

【专利技术属性】
技术研发人员：松野吉德，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：