薄膜晶体管基板及其制备方法技术

一种薄膜晶体管基板，包括基底、保护层及导电层；保护层层叠于所述基底上，所述保护层的材料为二氧化硅；导电层层叠于所述保护层上，所述导电层的材料为氧化铟锡。上述薄膜晶体管基板通过在基底上设置保护层及导电层，降低基底表面电阻，控制已产生静电的消散，加速静电的泄漏，使产生的静电迅速从基板表面或通过内部泄漏，防止静电的聚集，达到防静电的目的。本发明专利技术还提供一种薄膜晶体管基板的制备方法。

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
薄膜晶体管(TFT)基板在灌液、贴合、减薄后，进行后制程加工的过程中，由于搬运、切割、擦拭、清洗、检测、组装等工序中会多次对基板进行处理操作，操作过程中容易产生静电。目前，业内通常在TFT基板在后制程加工时使用离子风静电消除器等一系列外置的静电防护措施来清除操作过程中产生的静电。然而，上述防静电处理需要设置额外的工序，且同时不能随时消除产生的静电，从而不能有效的消除静电。
技术实现思路
鉴于上述状况，有必要提供一种可有效消除静电的。一种薄膜晶体管基板，包括:基底；保护层，层叠于所述基底上，所述保护层的材料为二氧化硅；导电层，层叠于所述保护层上，所述导电层的材料为氧化铟锡。进一步地，所述保护层的厚度为15纳米 35纳米。进一步地，所述导电层的厚度为12纳米 19纳米。进一步地，所述氧化铟锡中In2O3与SnO2的质量比为90: 10。一种薄膜晶体管基板的制备方法，其特征在于，包括以下步骤:在基底上形成保护层，所述保护层的材料为二氧化硅；在保护层上形成导电层，所述导电层的材料为氧化铟锡。进一步地，所述保护层的厚度为15纳米 35纳米。进一步地，所述导电层的厚度为12纳米 19纳米。进一步地，所述基底为经过灌液、贴合、减薄处理形成的薄膜晶体管基底。进一步地，所述保护层由真空磁控溅射形成，真空磁控溅射保护层的工艺参数为:基底加热温度为60°C 80°C，真空度为2.5X 10 3.5X 10 ,总气压为0.2Pa 0.4Pa，溅射功率为2500W 3500W。进一步地，所述导电层由真空磁控溅射形成，真空磁控溅射导电层的工艺参数为:基底加热温度为60°C 80°C，真空度为2.5X 10 3.5X 10 ,总气压为0.2Pa 0.4Pa，溅射功率为2500W 3500W。上述通过在基底上设置保护层及导电层，降低基底表面电阻，控制已产生静 电的消散，加速静电的泄漏，使产生的静电迅速从基板表面或通过内部泄漏，防止静电的聚集，达到防静电的目的；保护层可以增加基底表面电阻的稳定性，同时增加导电层与基底之间的结合力。附图说明图1为一实施方式的薄膜晶体管基板的结构示意图；图2为一实施方式的薄膜晶体管基板的制备方法的流程图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳的实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。请参阅图1，一实施方式的薄膜晶体管基板100包括依次层叠的基底10、保护层30及导电层50。基底10为经过灌液、贴合、减薄处理形成的TFT基底。保护层30层叠于基底10上。保护层30的材料为二氧化硅(SiO2)。保护层30的厚度为15纳米 35纳米，优选为20纳米。导电层50层叠于保护层30上。导电层50的材料为氧化铟锡(ΙΤ0，In2O3: SnO2)，其中In2O3与SnO2的质量比为90: 10。导电层50的厚度为12纳米 19纳米，优选为15纳米。上述薄膜晶体管基板100通过在基底10上设置保护层30及导电层50，降低基底10表面电阻,控制已产生静电的 消散，加速静电的泄漏，使产生的静电迅速从基板表面或通过内部泄漏，防止静电的聚集，达到防静电的目的；保护层30可以增加基底10表面电阻的稳定性，在低温状态下基板表面会有杂质气体分子吸附于基板表面，影响氧化铟锡膜层的纯度，从而影响电阻的稳定性能和膜层的附着力，因此在镀制氧化铟锡前，先镀一层SiO2层，在镀膜过程中，可以将TFT基板表面杂质气体分子轰击去除，并在TFT基板表面形成一个平整的膜面，再镀氧化铟锡的时候，得到高品质的氧化铟锡膜层，提高氧化铟锡层的稳定性能和附着力，同时增加导电层50与基底10之间的结合力。请同时参阅图2，一实施方式的薄膜晶体管基板100的制备方法，包括以下步骤:步骤S110、在基底10上形成保护层30，保护层30的材料为二氧化硅。在本实施例中，基底10在形成保护层30之前先进行预处理去除基底10表面的脏污及灰尘。预处理的步骤为:先将基底10使用纯水进行清洗，经冷风吹去基底10表面的水，再用热风吹基底10进行干燥，然后将干燥后的基底10进行质量检查，若基底10的表面无赃物，且无划痕，则基底10合格，可以准备镀膜。本实施方式中，保护层30由真空磁控溅射形成，真空磁控溅射保护层30的工艺参数为:基底10加热温度为60°C 80°C，基底10的加热时间为270S 450S，基底10运行速度为13.3mm/S 22.2mm/S，镀膜时间为90S 150S，镀膜室的真空度为2.SXKT1Pa 3.5 X KT1Pa,总气压为0.2Pa 0.4Pa，保护层溅射功率为4200W 6200W，气氛为Ar。保护层30使用两个靶材进行镀膜。形成的保护层30的厚度为15纳米 35纳米，优选为20纳米。步骤S120、在保护层30上形成导电层50，导电层50的材料为氧化铟锡。本实施方式中，氧化铟锡中In2O3与SnO2的质量比为90: 10。导电层50由真空磁控溅射形成，真空磁控溅射导电层50的工艺参数为:基底10加热温度为60°C 80°C，基底10的加热时间为450S 750S，基底10运行速度为13.3mm/S 22.2mm/S，镀膜时间为90S 150S，镀膜室的真空度为2.5 X KT1Pa 3.5 X KT1Pa,总气压为0.2Pa 0.4Pa，氧化铟锡层溅射功率为2500W 3500W，气氛为Ar。形成的导电层层50的厚度为12纳米 19纳米，优选为15纳米。上述薄膜晶体管基板100的制备方法简单，制备的薄膜晶体管基板100通过在基底10上设置保护层30及导电层50，降低基底10表面电阻，控制已产生静电的消散，加速静电的泄漏，使产生的静电迅速从基板表面或通过内部泄漏，防止静电的聚集，达到防静电的目的。以下为具体实施例部分，下述实施例中用镀膜的WG真空磁控溅射镀膜机(YFZK-TFT-1100X1300);用于清洗的WG清洗机(HKD-TFT-1100X 1300);用于测试厚度的膜厚仪(XP-2)、测试电阻的电阻仪(XY)及分光计(7230G)。实施例1对基底10进行预处理去除基底10表面的脏污及灰尘。预处理的步骤为:先将基底10使用纯水进行清洗，经冷风吹去基底10表面的水，再用热风吹基底10进行干燥，然后将干燥后的基底10进行质量检查，若基底10的表面无赃物，且无划痕，则基底10合格，可以准备镀膜。在基底10上采用WG真空磁控溅射镀膜机真空溅镀SiO2膜形成保护层30。靶材为多晶硅，共有两 个靶材。在真空溅镀膜过程中，基底10加热温度为50°C，基底10的加热时间为450S，基底10运行速度为13.3mm/S，镀膜时间为150S，镀膜室的真空度为3.5 X KT1Pa,总气压为0.4Pa，保护层溅射功率为6200W。然后，采用膜厚仪测试保护层30的厚度为35纳米，采用分光计测试保护层的透光率为91.0%。在保护层30上采用WG真空磁控溅射镀膜机真空溅镀氧化铟锡膜形成导电层50。靶材为氧化铟锡，其中In2O3与SnO2的质量比为90: 10。在真空溅镀膜过本文档来自技高网...

【技术保护点】
一种薄膜晶体管基板，其特征在于，包括：基底；保护层，层叠于所述基底上，所述保护层的材料为二氧化硅；导电层，层叠于所述保护层上，所述导电层的材料为氧化铟锡。

【技术特征摘要】

【专利技术属性】
技术研发人员：易伟华，杨会良，张芙嘉，刘文高，
申请(专利权)人：江西沃格光电科技有限公司，
类型：发明
国别省市：