电阻变化型非易失性存储装置及其写入方法制造方法及图纸

本发明专利技术提供一种在用于写入速度改善的多比特同时写入中，实现减少存储单元的位置的偏差的写入的电阻变化型非易失性存储装置。该电阻变化型非易失性存储装置具有：多个位线、多个字线、多个存储单元、第一写入电路（例如，写入电路（60-0））、第二写入电路（例如，写入电路（60-k-1））、第一选择电路（例如，选择电路（S0_0））、第二选择电路（例如，选择电路（S0_k-1））、以及第一字线驱动电路（字线驱动电路（40-1））；其中，构成第一选择电路（例如，构成选择电路（S0_0）的NMOS晶体管（TS0_0_0～TS0_0_m-1））导通电阻值比第二选择电路（例如，构成选择电路（S0_k-1）的NMOS晶体管（TS0_k-1_0～TS0_k-1_m-1））的导通电阻值大。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有使用了所谓电阻变化元件而构成的存储单元的非易失性存储装置等。
技术介绍
近年来，具有使用所谓电阻变化元件而构成的存储单元的非易失性存储装置(以下，称为“电阻变化型非易失性存储装置”，或是仅称为“非易失性存储装置”)的研究开发正在进行。所谓电阻变化元件，是指具有电阻值根据电信号而发生变化(在高电阻状态与低电阻状态之间转移的)的性质、并能够通过该电阻值的变化而能够存储信息的元件。作为用了电阻变化元件的存储单元的结构存在ITlR结构和交叉点结构两种。在ITlR结构中，由一个利用字线选择存储单元的选择晶体管和一个电阻变化元件构成的存储单元，连接到被交叉地配置的位线和源极线间而够成。另一方面，在交叉点结构中，在以交差地配置的位线与字线的交点位置上，由位线与字线夹持而构成各存储单元。近年来，正在进行这些的结构的电阻变化型非易失性存储装置的各种开发(例如，专利文献I 3参考)。在专利文献I中示出具有作为ITlR结构而使用的存储单元的非易失性存储装置。其中，其目的是与所选择的存储单元的位置无关，抑制读出时的存储单元电流(即，流向存储单元流的电流)的偏差，实现稳定地读出，隔着存储单本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：川原昭文，东亮太郎，岛川一彦，田边浩平，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：