芯片及其测试模式保护电路和方法技术

本发明专利技术涉及一种芯片及其测试模式保护电路和方法。其中，保护电路包括：动态信号产生器，设置在芯片中，用于生成随机的第一动态信号，根据第一动态信号，生成第二动态信号；有效金属线，设置在芯片的划片槽中，用于将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中；动态信号比较器，设置在芯片中，用于接收第二动态信号和第三动态信号，将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在芯片中，用于根据测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号。本发明专利技术可以大大提高进入芯片的测试模式的难度，从而提升芯片的安全性。

【技术实现步骤摘要】

本专利技术涉及微电子领域，尤其涉及一种。
技术介绍
为了在制造过程中检查芯片不存在制造缺陷，几乎所有芯片都有一个测试模式。当芯片仍在晶圆片上或已经被封装成了模块时，进入测试模式对芯片进行内部测试。在测试模式下，通常可以执行某些在芯片日后实际应用中严格禁止的对内存的访问，甚至可以导出芯片内部存储器或寄存器所保存的数据。如果获得了芯片的攻击者成功地进入了测试模式，就可能获得芯片内存储器中的保密数据或程序代码，甚至进一步复制出一模一样的芯片，例如智能卡芯片，因此，从测试模式向正常工作模式的转换必须是不可逆的。在现有技术中，使用管脚来控制芯片进入测试模式。如图1所示，为现有技术中芯片的测试模式实现方案示意图，该芯片在包括功能电路和功能压焊块外，还包括测试压焊块111和与测试压焊块111相连接的熔丝121，测试压焊块111是外部测试模式使能端口，外部测试模式使能信号由该端口直接输入到芯片内部。例如，在测试压焊块111上加载逻辑I电平，则外部测试模式使能信号有效，芯片进入测试模式，在测试压焊块111上加载逻辑O的电平，则外部测试模式使能信号无效，芯片不进入测试模式。在芯片测试结束之后，在测试压焊块111上加载一个比工作电压还要高的电压，产生的热量可以将与测试压焊块111相连接的熔丝121烧断。这样，即使在测试压焊块111上加载逻辑I电平，也无法使芯片进入测试模式。随着微电子技术的发展，熔丝方案已经不再有效。首先，由于熔丝结构所占面积较大，而且熔丝上没有其他层金属覆盖，因此在光学或电子显微镜下，很容易找到熔丝的位置。然后，通过使用聚焦离子束(Focused 1n beam,简称:FIB)的技术,很容易重建被烧断的熔丝结构。一旦烧断的熔丝被重建，就可以通过控制管脚来使芯片进入测试模式。 再参见图1，如果使用多个熔丝，假设有η个熔丝121、122...12η，对应需要多个测试压焊块111、112...11η，η为大于或等于2的自然数。在熔丝没有被烧断之前，从η个测试压焊块输入η位逻辑值，并与预设的η位期待值比较，当二者相同时，允许芯片进入测试模式。测试结束之后，所有熔丝或部分熔丝被烧断，加载在η个测试压焊块上的逻辑电压无法到达芯片内部，内部控制电路将禁止芯片进入测试模式。这种方法增加了编码数量，在一定程度上可以提高测试模式的安全性，但是十分有限。首先，FIB重建熔丝的工作量只是线性增加而已。其次，熔丝面积较大，芯片面积开销加大，而带来的编码数量提高程度有限。假设有η个熔丝，那么预设的期待值只有η位，与熔丝数量相同，预设的η位期待值共有2η种可能取值。如果η不够大，那么在一定时间内通过穷举的方法即可试出正确的配置值。
技术实现思路
本专利技术提供一种，用以实现大大提高进入芯片的测试模式的难度，从而提升芯片的安全性。本专利技术提供一种芯片的测试模式保护电路，包括:动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和η为大于或等于2的自然数；有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m ；动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。本专利技术还提供一种芯片的测试模式保护方法，包括:在所述芯片中，生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和η为大于或等于2的自然数；通过在所述芯片的划片槽中设置有效金属线，将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m ； 在所述芯片中，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；在所述芯片中，根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。本专利技术还提供一种芯片，包括功能电路和功能压焊块，还包括前述芯片的测试模式保护电路。与现有技术相比，本专利技术具有如下优势:第一，在芯片边缘的金属线的数量较多，同时金属线之间的间距可以很小，这大大增加了 FIB重建金属线的难度和复杂度；第二，本实施例提供的测试模式保护电路实时对比产生的动态信号，不依赖于预存的某个编码值，只有正确重建多条金属线之间的连接关系才可能进入测试模式，需要尝试的金属线连接的可能性的数量非常之多，远大于现有技术。综上所述，本实施例大大提高了攻击者进入芯片的测试模式的难度，从而大大提升了芯片的安全性。此外，本实施例提供的测试模式保护电路中的处于划片槽中的金属线完全是无源的连线，因此不需要静电释放(Electro-static discharge,简称:ESD)保护电路,也不需要压焊块提供输入，所以电路所占用的划片槽面积比较小，导致芯片面积开销比较小。附图说明图1为现有技术中芯片的测试模式实现方案示意图2为本专利技术芯片的测试模式保护电路实施例的结构示意图；图3为本专利技术芯片的测试模式保护电路实施例中金属线连接的可能性的数量示意图；图4为本专利技术芯片的测试模式保护方法实施例的流程示意图；图5为本专利技术芯片实施例的结构示意图。具体实施例方式下面结合说明书附图和具体实施方式对本专利技术作进一步的描述。如图2所示，为本专利技术芯片的测试模式保护电路实施例的结构示意图，该测试模式保护电路可以包括动态信号产生器21、有效金属线22、动态信号比较器23和控制电路24，动态信号产生器21、动态信号比较器23和控制电路24设置在芯片中，有效金属线22设置在芯片的划片槽中。有效金属线22与动态信号产生器21连接，动态信号比较器23与有效金属线22和动态信号产生器21连接，控制电路24与动态信号比较器23连接。其中，动态信号产生器21用于生成随机的第一动态信号,根据第一动态信号，生成第二动态信号，其中，第一动态信号的位数为n，第二动态信号的位数为m，m和η为大于或等于2的自然数。有效金属线22用于将第一动态信号从芯片中延伸至划片槽，将由第一动态信号驱动的第三动态信号从划片槽反馈回芯片中，其中，第三动态信号的位数为m;具体地，有效金属线22包括两部分金属线:将第一动态信号从芯片中延伸至划片槽的金属线、以及将第三动态信号从划片槽反馈回芯片中的金属线；可选地，有效金属线22可以将全部或部分第一动态信号从芯片中延伸至划片槽。动态信号比较器23用于接收第二动态信号和第三动态信号，将第二动态信号与第三动态信号进行比较，生成测试模式控制信号；具体地，当第二动态信号与第三动态信号相同时，测试模式控制信号有效，当第二动态信号与第三动态信号不同时，测试模式控制信号无效。控制电路24用于根据测试模式控本文档来自技高网...

【技术保护点】
一种芯片的测试模式保护电路，其特征在于，包括：动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和n为大于或等于2的自然数；有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m；动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号；控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。

【技术特征摘要】
1.一种芯片的测试模式保护电路，其特征在于，包括: 动态信号产生器，设置在所述芯片中，用于生成随机的第一动态信号，根据所述第一动态信号，生成第二动态信号，其中，所述第一动态信号的位数为n，所述第二动态信号的位数为m，m和η为大于或等于2的自然数； 有效金属线，设置在所述芯片的划片槽中，用于将所述第一动态信号从所述芯片中延伸至划片槽，将由所述第一动态信号驱动的第三动态信号从所述划片槽反馈回所述芯片中，其中，所述第三动态信号的位数为m ； 动态信号比较器，设置在所述芯片中，用于接收所述第二动态信号和所述第三动态信号，将所述第二动态信号与所述第三动态信号进行比较，生成测试模式控制信号； 控制电路，设置在所述芯片中，用于根据所述测试模式控制信号和外部测试模式使能信号，生成内部测试模式使能信号，使得所述芯片根据所述内部测试模式使能信号确定是否进入测试模式。2.根据权利要求1所述的电路，其特征在于，还包括: 外部测试使能金属线，设置在所述芯片的划片槽中，用于将外部测试模式使能信号从所述芯片中延伸至划片槽，再从划片槽反馈回所述芯片中； 所述控制电路用于根据所述测试模式控制信号和所述外部测试模式使能金属线反馈回来的外部测试模式使能信号，生成所述内部测试模式使能信号。3.根据权利要求1所述的电路，其特征在于，所述有效金属线将所述第一动态信号的部分信号从所述芯片中延伸至所述划片槽。4.根据权利要求1-3任一所述的电路,其特征在于,所述第一动态信号中的I位信号驱动所述第三动态信号中的I位以下信号，m小于或等于η。5.根据权利要求1-3任一所述的电路,其特征在于,所述第一动态信号中的I位信号驱动所述第三动态信号中的I位以上信号，并且所述第三动态信号由所述第一动态信号中的全部或部分信号驱动，m小于、大于或等于η。6.根据权利要求2所述的电路，其特征在于，所述外部测试模式使能信号的位数为两位以上，所述外部测试使能金属线的数量为两根以上。7.根据权利要求1所述的电路，其特征在于，还包括: 报警信号发生电路，设置在所述芯片中，用于根据所述测试模式控制信号和所述外部测试模式使能信号，生成报警信号。8.根据权利要求1所述的电路，其特征在于，所述有效金属线设置在不同的金属层。9.根据权利要求1所述的电路，其特征在于，还包括: 无效金属线，设置在所述芯片的划片槽中，所述无效金属线上未施加所述第一动态信号或所述第三动态信号。10.根据权利要求1所述的电路，其特征在于，所述动态信号发生器为计数器、线性反馈移位寄存器、真随机数发生器、伪随机数发生器，或者为计数器、线性反馈移位寄存器、真随机数发生器、伪随机数发生器的任意组合。11.一种芯片的测试模式保护方...

【专利技术属性】
技术研发人员：谭洪贺，刘忠志，
申请(专利权)人：北京昆腾微电子有限公司，
类型：发明
国别省市：