半导体封装构造及其制造方法技术

本发明专利技术公开一种半导体封装构造及其制造方法，所述封装构造包含一硬板结构、一软板结构、一晶片及一封装胶体，所述软板结构具有不小于所述硬板结构的可挠性。通过所述硬板结构与软板结构的组合，使所述软板结构的重分布层直接电性连接所述硬板结构的线路层，不仅可缩短所述晶片与另一上方晶片元件之间的导电路径，而且电路布线设计(例如接垫位置)相对不会受到所述晶片位置的局限，所述硬板结构与软板结构的电性连接方式可缩小电路之间的间距，并有效扩充I/O的数量。

【技术实现步骤摘要】

本专利技术是有关于一种封装构造及其制造方法，特别是有关于一种。
技术介绍
现今，随着如携带式个人电脑、智慧手机及数码相机等电子装置，微小化、多功能化及高性能化，半导体装置必须设计的更小且功能更多，因而使半导体封装构造(semiconductor package)在许多电子装置的使用上越来越普遍。例如，堆迭式封装构造(Package on Package,PoP)是一种很典型的立体式封装构造,将两个独立封装完成的封装体，加以堆迭形成单一封装构造，用以增加单一封装构造的电性功能，并节省印刷电路基板上进行表面粘着技术(SMT)时的使用空间。然而，所述封装构造在实际使用上仍具有下述问题，由于所述堆迭式封装构造的上封装构造的上基板及下封装构造的下基板的电路层需要通过锡球及/或仲介层(interposer)等元件进行电性连接，导致其上晶片及下晶片之间的导电路径较长；而且，所述上基板的电路需扇出到上晶片的周围设置接垫，及下基板的电路也需由周围的接垫再扇入到下晶片位置，因此使得所述电路层的布线设计会受到局限；另外，所述上基板及下基板的电路层是利用金属球或仲介层电性连接，由于所述电路层的数个导电通孔需配合金属球或仲介层的尺寸而形成较大的接垫间距，因而亦无法有效扩充1/0的数量(例如:FinePitch 细间距 0.5mm 至 0.4mm, 1/0>1200)。故，有必要提供一种，以解决现有技术所存在的问 题。
技术实现思路
有鉴于此，本专利技术提供一种，以解决现有技术所存在的堆迭封装问题。本专利技术的主要目的在于提供一种半导体封装构造，其可以缩短上、下封装构造两晶片之间的导电路径。本专利技术的次要目的在于提供一种半导体封装构造的制造方法，其硬板结构与软板结构的电性连接方式可缩小电路之间的间距及接垫的间距，并有效扩充I/o数量。本专利技术的次要目的在于提供一种半导体封装构造的制造方法，其硬板结构与软板结构的电路布线设计(例如接垫位置)相对不会受到晶片位置的局限。为达成本专利技术的前述目的，本专利技术一实施例提供一种半导体封装构造，其中所述半导体封装构造包含一硬板结构、一软板结构、一晶片及一封装胶体。所述硬板结构包含一第一硬板表面、一第二硬板表面、一容置槽、数个线路层及数个接垫，所述第二硬板表面相反于所述第一硬板表面，所述容置槽由所述第一硬板表面贯穿至第二硬板表面，所述线路层形成在所述第一及第二硬板表面之间，所述接垫设置在所述第一硬板表面且电性连接所述线路层。所述软板结构具有不小于所述硬板结构的可挠性，所述软板结构包含一第一软板表面、一第二软板表面、至少一重分布层及数个垂直导通孔，所述第一软板表面贴附在所述第二硬板表面，所述第二软板表面相反于所述第一软板表面，所述重分布层形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层，所述垂直导通孔形成在所述第一及第二软板表面之间且对位于所述容置槽。所述晶片设置在所述容置槽中并电性连接所述垂直导通孔。所述封装胶体填充于所述容置槽且包覆所述晶片。另外，本专利技术另一实施例提供另一种半导体封装构造的制造方法，其中所述制造方法包含步骤:提供一暂时性保护膜；在所述暂时性保护膜上形成一硬板结构，其包含:一第一硬板表面，贴附于所述暂时性保护膜；一第二硬板表面，相反于所述第一硬板表面；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；及数个线路层，形成在所述第一及第二硬板表面之间；在所述容置槽中填充一剥离层，其包含:一第一刻胶表面，贴附于所述暂时性保护膜；及一第二刻胶表面，相反于所述第一刻胶表面且齐平于所述第二硬板表面；在所述第二刻胶表面及第二硬板表面形成一软板结构，其具有不小于所述硬板结构的可挠性，且包含:一第一软板表面，贴附在所述第二刻胶表面及第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间且对位于所述容置槽；移除所述剥离层及暂时性保护膜；将一晶片设置在所述容置槽中，并电性连接所述垂直导通孔；及在所述容置槽填充一封装胶体且包覆所述晶片。再者，本专利技术又一实施例提供另一种半导体封装构造的制造方法，其中所述制造方法包含步骤:提供一暂时性保护膜；在所述 暂时性保护膜上形成一硬板结构，其包含:一第一硬板表面；一第二硬板表面，相反于所述第一硬板表面且贴附于所述暂时性保护膜；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；及数个线路层，形成在所述第一及第二硬板表面之间；将一晶片设置在所述容置槽中的暂时性保护膜上；在所述容置槽填充一封装胶体且包覆所述晶片；移除所述暂时性保护膜，裸露出所述晶片的数个焊垫；及在所述第二硬板表面及封装胶体上形成一软板结构，其具有不小于所述硬板结构的可挠性，且包含:一第一软板表面，贴附在所述第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间、对位于所述容置槽且电性连接所述晶片的焊垫。接着,本专利技术再一实施例提供另一种半导体封装构造的制造方法，其中所述制造方法包含步骤:形成一硬板结构，其包含:一第一硬板表面；一第二硬板表面，相反于所述第一硬板表面；及数个线路层，形成在所述第一及第二硬板表面之间；将一离型层形成在部分所述第二硬板表面；在所述第二硬板表面及离型层上形成一软板结构，其具有不小于所述硬板结构的可挠性，且包含:一第一软板表面，贴附在所述第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间；沿着所述离型层周边切割所述硬板结构；移除部分所述硬板结构层，以暴露部分所述离型层的表面；移除所述离型层，以形成一容置槽，由所述第一硬板表面贯穿至第二硬板表面；将一晶片设置在所述容置槽中，并电性连接所述垂直导通孔；及在所述容置槽填充一封装胶体且包覆所述晶片。如上所述，通过所述硬板结构与软板结构的组合，使所述软板结构的重分布层直接电性连接所述硬板结构的线路层，不仅可缩短所述晶片与另一上方晶片元件之间的导电路径，而且电路布线设计(例如接垫位置)相对不会受到所述晶片位置的局限，再者，所述硬板结构与软板结构的电性连接方式可缩小电路之间的间距及接垫的间距，并可有效扩充I/o的数量。附图说明图1是本专利技术一实施例半导体封装构造的示意图。图2是本专利技术另一实施例半导体封装构造的示意图。图3是本专利技术又一实施例半导体封装构造的示意图。图4是本专利技术再一实施例半导体封装构造的示意图。图5A至5C是本专利技术图1实施例半导体封装构造的制造方法的示意图。图6A至6C是本专利技术图1实施例半导体封装构造的另一制造方法的示意图。图7A至7E是本专利技术图1实施例半导体封装构造的又一制造方法的示意图。具体实施方式 以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。再者，本专利技术所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水准、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此本文档来自技高网...

【技术保护点】
一种半导体封装构造，其特征在于：所述半导体封装构造包含︰一硬板结构，其包含：一第一硬板表面；一第二硬板表面，相反于所述第一硬板表面；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；数个线路层，形成在所述第一及第二硬板表面之间；及数个接垫，设置在所述第一硬板表面且电性连接所述线路层；一软板结构，其具有不小于所述硬板结构的可挠性，且包含：一第一软板表面，贴附在所述第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间且对位于所述容置槽；一晶片，设置在所述容置槽中，并电性连接所述垂直导通孔；及一封装胶体，填充于所述容置槽且包覆所述晶片。

【技术特征摘要】
1.一种半导体封装构造，其特征在于:所述半导体封装构造包含: 一硬板结构，其包含:一第一硬板表面；一第二硬板表面，相反于所述第一硬板表面；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；数个线路层，形成在所述第一及第二硬板表面之间；及数个接垫，设置在所述第一硬板表面且电性连接所述线路层； 一软板结构，其具有不小于所述硬板结构的可挠性，且包含:一第一软板表面，贴附在所述第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直导通孔，形成在所述第一及第二软板表面之间且对位于所述容置槽； 一晶片，设置在所述容置槽中，并电性连接所述垂直导通孔；及 一封装胶体，填充于所述容置槽且包覆所述晶片。2.如权利要求1所述的半导体封装构造，其特征在于:所述半导体封装构造还包含至少一晶片元件或至少一封装元件，设置在所述第二软板表面且电性连接所述垂直导通孔。3.如权利要求2所述的半导体封装构造，其特征在于:所述半导体封装构造还包含至少一散热装置，设置在所述第二软板表面，且位于上述晶片元件或上述封装元件的周边。4.如权利要求1所述的半导体封装构造，其特征在于:所述第二软板表面具有至少一天线图案或电磁遮蔽图案，电性连接至所述重分布层。5.如权利要求1所述的半导体封装构造，其特征在于:所述半导体封装构造还包含至少一无源元件，设置在所述第二软板表面，且电性连接所述重分布层。6.如权利要求1所述的半导体封装构造，其特征在于:所述软板结构包含交替堆迭的至少I组的介电层及所述重分布层。7.如权利要求6所述的半导体封装构造，其特征在于:每一组所述介电层及重分布层的厚度为5微米以上。8.一种半导体封装构造的制造方法，其特征在于:所述制造方法包含步骤:提供一暂时性保护膜； 在所述暂时性保护膜上形成一硬板结构，其包含:一第一硬板表面，贴附于所述暂时性保护膜；一第二硬板表面，相反于所述第一硬板表面；一容置槽，由所述第一硬板表面贯穿至第二硬板表面；及数个线路层，形成在所述第一及第二硬板表面之间； 在所述容置槽中填充一剥离层，其包含:一第一剥离层表面，贴附于所述暂时性保护膜；及一第二剥离层表面，相反于所述第一剥离层表面且齐平于所述第二硬板表面； 在所述第二剥离层表面及第二硬板表面形成一软板结构，其具有不小于所述硬板结构的可挠性，且包含:一第一软板表面，贴附在所述第二剥离层表面及第二硬板表面；一第二软板表面，相反于所述第一软板表面；至少一重分布层，形成在所述第一及第二软板表面之间且电性连接所述硬板结构的线路层；及数个垂直...

【专利技术属性】
技术研发人员：唐和明，洪志斌，赵兴华，翁肇甫，谢慧英，陈志松，刘昭源，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：