最小化封装件缺陷的凸块结构设计制造技术

一种形成凸块结构的机制，能够形成芯片和衬底之间的凸块结构，以消除或减小焊料短路、助焊剂残留物及底部填充物空隙的风险。通过接合凸块结构中的铜柱的总高度除以接合凸块结构的间隔来定义α比率，可以建立α比率的下限以避免短路。也可以建立芯片封装件的间隔的下限以避免助焊剂残留物和底部填充物空隙形成。而且，铜柱凸块的纵横比具有下限，以避免间隔不足；以及上限，由于制造工艺限制。通过遵循适当的凸块设计和工艺准则，芯片封装件的产量和可靠性可能增加。本发明专利技术还提供了最小化封装件缺陷的凸块结构设计。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地来说，涉及芯片封装件及其形成方法。
技术介绍
现代电路的制造通常涉及许多工艺操作。首先在半导体晶圆上方制造集成电路，该半导体晶圆包含多个复制的半导体芯片，每一个半导体芯片都包括集成电路。然后，将晶圆切割为半导体芯片并封装半导体芯片。封装工艺有两个主要目的:保护精密的半导体芯片，并且把内部集成电路连接到外部连接件。封装集成电路(IC)芯片过程中，焊料接合是将IC芯片接合至封装衬底的一种方法，该封装衬底可能或可能不包括集成电路和/或其他无源元件。封装衬底也可能包括硅通孔(TSV)。焊料接 合工艺可能涉及在焊料上方的施加助焊剂、焊料回流、以及助焊剂去除。芯片封装过程中具有许多挑战。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种芯片封装件，包括:第一铜柱，位于芯片上方且具有第一高度；以及第二铜柱，位于衬底上方且具有第二高度；其中，所述第二铜柱通过焊料层与所述第一铜柱接合，以形成具有间隔的所述芯片封装件的第一铜柱凸块结构，其中，所述第一高度和所述第二高度的总和与所述间隔的比率等于或大于约0.6且小于I。在该芯片封装件中，所述第一铜柱的第一宽度等于或小于约30 μ m以及所述第二铜柱的第二宽度也等于或小于约30 μ m。该芯片封装件进一步包括第二铜柱凸块结构，所述第二铜柱凸块结构紧挨着所述第一铜柱凸块结构形成，其中，所述第一铜柱凸块结构和第二铜柱凸块结构之间的间距等于或小于约60 μ m。在该芯片封装件中，所述第一铜柱的纵横比等于或大于约0.45。在该芯片封装件中，所述间隔等于或大于约30 μ m。在该芯片封装件中，所述第一铜柱设置在金属焊盘上方，并且在所述第一铜柱和所述金属焊盘之间具有凸块底部金属化(UBM)层。在该芯片封装件中，所述衬底是中介板。 在该芯片封装件中，所述中介板包括硅通孔。在该芯片封装件中，所述第一铜柱具有以下形状中的一种:圆形、椭圆形、跑道形、圆角矩形或圆角正方形。在该芯片封装件中，所述焊料层是无铅层，所述焊料层包括锡银，或锡、铅、银、铜、镍、铋、钴、钨的合金，或其组合。该芯片封装件进一步包括所述芯片和所述衬底之间的底部填充物；其中所述底部填充物没有空隙。根据本专利技术的另一方面，提供了一种芯片封装件，包括:第一铜柱，位于芯片上方且具有第一高度；以及第二铜柱，位于衬底上方且具有第二高度；其中，所述第二铜柱通过焊料层与所述第一铜柱接合，以形成具有间隔的所述芯片封装件的第一铜柱凸块结构，其中，所述第一高度和第二高度的总和与所述间隔的比率等于或大于约0.6且小于1，并且所述第一铜柱的第一宽度等于或小于约30 μ m。根据本专利技术的又一方面，提供了一种形成芯片封装件的方法，包括:提供具有多个第一铜柱凸块的芯片，其中，所述多个第一铜柱凸块具有第一铜柱高度；提供具有多个第二铜柱凸块的衬底，其中，所述多个第二铜柱凸块具有第二铜柱高度；通过在所述多个第一铜柱凸块和所述多个第二铜柱凸块上进行焊料层回流，将所述多个第一铜柱凸块和所述多个第二铜柱凸块接合在一起，以形成所述芯片封装件的第一铜柱凸块结构，其中，所述第一铜柱凸块结构具有间隔，其中，所述第一铜柱高度和所述第二铜柱高度的总和与所述间隔的比率等于或大于约0.6且小于I。该方法进一步包括:在接合之前，在所述多个第一铜柱凸块和所述多个第二铜柱凸块上方施加助焊剂；以及在接合之后，从所述芯片和所述衬底之间去除所述助焊剂，其中，在去除所述助焊剂之后，所述芯片封装件上基本上没有残留物。该方法进一步包括:在接合之后，将底部填充物形成在所述芯片和所述衬底之间，其中，所述底部填充物基本上不含有空隙。在该方法中，所述多个第一铜柱凸块和所述多个第二铜柱凸块的规定宽度等于或小于约30 μ m。在该方法中，所述多个第一铜柱凸块和所述多个第二铜柱凸块的间距等于或小于约 60 μ m。 在该方法中，所述多个第一铜柱凸块和所述多个第二铜柱凸块的纵横比等于或大于约0.45。在该方法中，所述间隔等于或大于约30μπι。附图说明为了更完整地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中:图1A是根据一些实施例的具有衬底的凸块结构的横截面图。图1B是根据一些实施例的分别地形成铜柱凸块之后的芯片和衬底的横截面图。图1C是根据一些实施例的将芯片接合至衬底以形成封装件的横截面图。图1D是根据一些实施例的接合芯片和衬底的工艺流程。图1E是根据一些实施例的芯片封装件的横截面图。图2Α是根据一些实施例的芯片封装件的横截面图。图2Β是根据一些实施例的凸块间距、凸块间间隔以及间隔高度相对于焊料层总厚度的曲线图。图3Α是根据一些实施例的铜柱宽度为20μπι、15μπι和IOym的α比率和间隔高度相对于焊料总厚度的曲线图。图3B根据一些实施例的铜柱宽度为20 μ m、15 μ m和10 μ m的α比率和间隔高度相对于焊料总厚度的曲线图。图4Α是根据一些实施例的两个封装件的助焊剂清洗的残留物作为间隔的函数的曲线图。图4Β是根据一些实施例的铜柱凸块的各个俯视图。具体实施例方式以下详细讨论了本公开内容的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为说明性的，并且没有限定本公开内容的范围。图1A是根据一些实施例的具有衬底110的凸块结构100。衬底110可以是半导体衬底，如体硅衬底，但是该衬底可以包括其他半导体材料，如III族、IV族，和/或V族元素。半导体器件114 (例如，晶体管)可以形成在衬底110的表面上。衬底110可以包括硅、砷化镓、绝缘体上硅(“SOI”)或其他类似的材料。衬底110也可以包括:无源器件，例如电阻器、电容器、电感器等；或有源器件，诸如晶体管。在示例性实施例中，衬底110可以包括另外的集成电路。衬底100可以是中介板。此外，在可选的实施例中，衬底110也可以是其他材料。例如，可以使用多层电路板。衬底110也可以包括双马来酰亚胺三嗪(bismaleimidetriazine, BT)树脂、FR-4 (—种复合材料，由具有阻燃的环氧树脂粘合剂的纺织玻璃纤维布组成)、陶瓷、玻璃、塑料、胶带、薄膜、或者其他支撑材料。互连结构112包括形成在其中并连接到半导体器件114的金属线和通孔(未示出)，互连结构112形成在衬底110上方。金属线和通孔可以由铜或铜合金形成，并且使用众所周知的镶嵌工艺形成。互连结构112可能包括公知的层间介电层(ILD)和金属间介电M(IMD)0金属焊盘128形成在互连结构112上方。金属焊盘128可能包括铝，因此还称为铝金属焊盘128，但是金属焊盘也可以由其他材料形成，或者包括其他材料，例如，铜、银、金、镍、钨、其合金、和/或其多层。例如，金属焊盘128可以通过下面的互连结构112电连接至半导体器件114。金属焊盘128可以是顶部金属层或再分布层(RDL)。在一些实施例中，形成钝化层130以覆盖金属焊盘128的边缘部分。钝化层130可以由聚酰亚胺或其他已知的介电材料形成。另外的钝化层可以形成在互连结构112上方并形成在与金属焊盘128相同的层中或者金属焊盘128上方。另外的钝化层可以由诸如氧化硅、氮化硅、未掺杂硅酸盐玻璃本文档来自技高网...

【技术保护点】
一种芯片封装件，包括：第一铜柱，位于芯片上方且具有第一高度；以及第二铜柱，位于衬底上方且具有第二高度；其中，所述第二铜柱通过焊料层与所述第一铜柱接合，以形成具有间隔的所述芯片封装件的第一铜柱凸块结构，其中，所述第一高度和所述第二高度的总和与所述间隔的比率等于或大于约0.6且小于1。

【技术特征摘要】
2012.01.31 US 13/362,9131.一种芯片封装件，包括: 第一铜柱，位于芯片上方且具有第一高度；以及 第二铜柱，位于衬底上方且具有第二高度；其中，所述第二铜柱通过焊料层与所述第一铜柱接合，以形成具有间隔的所述芯片封装件的第一铜柱凸块结构，其中，所述第一高度和所述第二高度的总和与所述间隔的比率等于或大于约0.6且小于I。2.根据权利要求1所述的芯片封装件，其中，所述第一铜柱的第一宽度等于或小于约30 μ m以及所述第二铜柱的第二宽度也等于或小于约30 μ m。3.根据权利要求1所述的芯片封装件，进一步包括第二铜柱凸块结构，所述第二铜柱凸块结构紧挨着所述第一铜柱凸块结构形成，其中，所述第一铜柱凸块结构和第二铜柱凸块结构之间的间距等于或小于约60 μ m。4.根据权利要求1所述的芯片封装件，其中，所述第一铜柱的纵横比等于或大于约0.45。5.根据权利要求1所述的芯片封装件，其中，所述间隔等于或大于约30μπι。6.根据权利要求1所述的芯片封装件，其中，所述第一铜柱设置在金属焊盘上方，并且在所述第一铜柱和所述金属焊盘...

【专利技术属性】
技术研发人员：林俊成，黄震麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：