分栅式闪存及其形成方法技术

本发明专利技术提供一种分栅式闪存及其形成方法，其中分栅式闪存的形成方法包括，在刻蚀控制栅层形成控制栅后，在控制栅裸露的侧壁上形成一层钝化层，从而在所述控制栅的侧壁形成侧墙前，将控制栅中的掺有导电离子的多晶硅材料与空气相隔绝，避免所述控制栅中掺杂的导电离子与空气反应而造成控制栅腐蚀，从而影响分栅式闪存的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制备领域，尤其是涉及一种。
技术介绍
在现有存储器发展中，闪存(Flash)存储器已经成为非易失性半导体存储技术的主流。闪存存储器分为两种类型:叠栅式闪存和分栅式闪存。其中，分栅式闪存以无过擦除效应、电路设计相对简单，以及低压、高速的运作特点已成为嵌入式存储器件的主流技术，被广泛应用于诸如智能卡、SIM卡、微控制器、手机等电子产品中。以中国专利文献CN102810560A提供的分裂栅存储器为例，参考图1所示，所述分栅式存储器包括设有源区101和漏区102的半导体衬底100。位于源区101和漏区102之间的半导体衬底100上设有选择栅堆叠以及存储栅堆叠。其中，选择栅堆叠包括氧化层104及氧化层上的选择层110，存储栅堆叠上依此包括栅绝缘层105、电荷存储层120、隧穿层140和控制栅130。参考图2，以存储栅堆叠制备为例，在分栅式存储器制备过程中，包括先在半导体衬底100上依此沉积绝缘材料层1051、电荷存储材料层121、隧穿材料层141和控制栅材料层131和光刻胶层106，之后通过多步光刻工艺，图形化控制栅材料层131、隧穿材料层141、电荷存储材料层121和绝缘材料层1051以形成特定规格的选择栅堆叠。现有技术中所述控制栅130大多采用掺杂了磷等导电离子的多晶硅材料，以减小半导体器件的RC效应(电阻电 荷延迟效应)。然而，在分栅式存储器制备过程中，在所述控制栅材料层131刻蚀形成控制栅130后，在控制栅裸露的侧壁上形成侧墙的步骤之前的时间段内，由于控制栅130侧壁暴露在空气中，控制栅130中的磷离子易与空气中的水反应，从而造成形成的控制栅130侧面132出现腐蚀现象，该缺陷最终影响存储单元的可靠性能。
技术实现思路
本专利技术解决的问题是提供一种，在控制栅材料层刻蚀形成控制栅后，在控制栅裸露的侧面形成钝化层，从而防止控制栅的裸露侧面暴露于空气中而出现腐蚀，进而提高制得的分栅式存储器的性能。为解决上述问题，本专利技术提供一种分栅式闪存的形成方法，包括:在半导体衬底上依次形成浮栅层、介质层和控制栅层；在所述控制栅层上方形成硬掩膜层，所述硬掩膜层内具有第一开口 ；在所述第一开口侧壁形成第一侧墙，然后以所述硬掩膜层和第一侧墙为掩膜，沿所述第一开口刻蚀所述控制栅层、介质层和浮栅层，直至露出所述半导体衬底，形成第二开Π ；在所述第二开口内形成源线；去除所述硬掩膜层，并以所述第一侧墙和源线为掩膜，刻蚀所述控制栅层，形成控制栅；在所述控制栅侧壁形成钝化层；在第一侧墙、所述钝化层侧壁形成第二侧墙；以所述第二侧墙和源线为掩膜，刻蚀所述介质层和浮栅层，直至露出所述半导体衬底，形成浮栅；在所述半导体衬底、浮栅侧壁及所述第二侧墙侧壁上形成隧穿介质层；在所述浮栅及第二侧墙侧壁的隧穿介质层上形成选择栅。可选地，所述钝化层的材料为二氧化硅，厚度为20 50埃。可选地，形成所述钝化层的方法为快速高温氧化工艺。可选地，所述快速高温氧化工艺为:在温度为950 1100°C下，通入包括O原子的气氛，通入时间小于I分钟。 可选地，所述控制栅的材料为掺杂有磷离子的多晶硅。可选地，在所述第二开口内形成源线之前，还包括步骤:在所述第二开口内侧壁形成第三侧墙。可选地，所述硬掩膜层为氮化硅。可选地，在刻蚀所述控制栅层前，还包括步骤:采用热氧化工艺在所述源线上端面形成一层氧化物层，以所述氧化物层作为保护层。可选地，所述控制栅层的厚度为500 700埃。本专利技术还提供了一种分栅式闪存，包括:半导体衬底；浮栅层，位于所述半导体衬底上；介质层，位于所述浮栅层上方；控制栅，位于所述介质层上方；第一侧墙，覆盖在所述控制栅上方；第二侧墙，设于所述介质层上，且覆盖于所述控制栅的第一侧壁和所述第一侧墙的侧壁上；钝化层，设于所述控制栅和所述第二侧墙之间；第三侧墙，覆盖于所述控制栅的第二侧壁、介质层第二侧壁和浮栅层的第二侧壁上；所述控制栅的第一侧壁和第二侧壁位置相对设置；在所述第三侧墙的侧壁上设有源线；选择栅，位于所述浮栅层的第一侧壁和介质层的第一侧壁上；所述浮栅层的第一侧壁和第二侧壁位置相对设置，所述介质层的第一侧壁和第二侧壁位置相对设置；隧穿介质层，设于所述介质层和浮栅层之间，并延伸至所述选择栅和半导体衬底之间。可选地，所述控制栅的材料为掺杂有磷离子的多晶硅。可选地，所述钝化层为二氧化硅。可选地，所述钝化层厚度为20 50埃。可选地，所述控制栅的厚度为500 700埃。与现有技术相比，本专利技术的技术方案具有以下优点:在刻蚀控制栅层，形成控制栅后，于控制栅裸露的侧壁上形成一层钝化层，由于有钝化层的保护，有效防止了控制栅与空气接触而导致的控制栅侧壁被腐蚀，从而提高了分栅式闪存的性能。进一步地，在控制栅层刻蚀完全后，在O原子的气氛中，采用退火工艺在950 1100°C条件，在小于I分钟间期内，持续氧化控制栅的裸露侧壁形成氧化物层。该工艺既可在控制栅的侧壁形成厚度适中的钝化层，既保证控制栅与空气的隔绝，又可保证所形成的钝化层不会影响形成的闪存性能。附图说明图1至图2是现有技术中的一种分裂栅存储器示意图；图3至图17是本专利技术一种分栅式闪存形成方法的一个实施例的结构图。具体实施例方式正如
技术介绍
所述，在现有分栅式闪存制备过程中，在完成对于控制栅层刻蚀形成控制栅后，与在所述控制栅裸露的侧壁上形成侧墙工艺前的时间段内，控制栅中的磷等导电离子易与空气中的水发生反应，从而造成在控制栅裸露部分的表面出现腐蚀现象。该缺陷直接降低了获得的分栅式闪存中浮栅和控制栅的耦合质量，在后续使用过程中，信息的编写、存储和擦除过程均会受到不良影响，而且该缺陷还致使浮栅层中存储的电子易流失，信息存储时间短，降低了存储器的可靠性。针对上述缺陷，本专利技术提供了一种。本专利技术分栅式闪存形成过程中，在控制栅层刻蚀完成形成控制栅后，在所述控制栅裸露于空气的侧壁上形成一层钝化层，以隔绝空气，避免控制栅长时间裸露于空气中而出现腐蚀现象，从而确保制得的控制栅极的质量。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本实施例一种分栅式闪存的形成方法的具体工艺包括:参考图3所示，提供半导体衬底20。所述半导体衬底20可以是P型或N型的单晶硅、多晶硅或非晶硅，也可以是硅、锗、砷化镓或硅锗化合物。现有的半导体衬底皆可作为本专利技术的半导体衬底，在此不再一一列举。在所述半导体衬底20由下至上依此形成浮栅层、介质层23、控制栅层24。所述浮栅层包括覆盖于所述半导体衬底20上的栅氧化层21和所述栅氧化层21上的浮栅材料层22。所述浮栅材料层22用于形成浮栅，所述控制栅层24用于形成控制栅。所述浮栅材料层22和控制栅层24均可采用掺杂了导电离子的多晶硅材料，其可有效减小半导体器件的RC效应。本实施例中，所述导电离子优选为磷离子。所述控制栅层24的厚度为500 700埃。所述介质层23用于电隔离所述浮栅材料层22和控制栅层24。所述介质层23可为多层结构，参考图3，本实施例的所述介质层23呈三层叠加结构(各层均未标号)，包括位于所述浮栅材料层22上方，由下至上依此层叠设置的第一氧化层，氮化硅层和第二氧化层。所述第一和第二氧化层优选为SiO2层。其中，浮栅材料层22、所述介质层23的第一本文档来自技高网...

【技术保护点】
一种分栅式闪存的形成方法，其特征在于，包括：在半导体衬底上依次形成浮栅层、介质层和控制栅层；在所述控制栅层上方形成硬掩膜层，所述硬掩膜层内具有第一开口；在所述第一开口侧壁形成第一侧墙，然后以所述硬掩膜层和第一侧墙为掩膜，沿所述第一开口刻蚀所述控制栅层、介质层和浮栅层，直至露出所述半导体衬底，形成第二开口；在所述第二开口内形成源线；去除所述硬掩膜层，并以所述第一侧墙和源线为掩膜，刻蚀所述控制栅层，形成控制栅；在所述控制栅侧壁形成钝化层；在第一侧墙、所述钝化层侧壁形成第二侧墙；以所述第二侧墙和源线为掩膜，刻蚀所述介质层和浮栅层，直至露出所述半导体衬底，形成浮栅；在所述半导体衬底、浮栅侧壁及所述第二侧墙侧壁上形成隧穿介质层；在所述浮栅及第二侧墙侧壁的隧穿介质层上形成选择栅。

【技术特征摘要】
1.一种分栅式闪存的形成方法，其特征在于，包括: 在半导体衬底上依次形成浮栅层、介质层和控制栅层； 在所述控制栅层上方形成硬掩膜层，所述硬掩膜层内具有第一开口 ； 在所述第一开口侧壁形成第一侧墙，然后以所述硬掩膜层和第一侧墙为掩膜，沿所述第一开口刻蚀所述控制栅层、介质层和浮栅层，直至露出所述半导体衬底，形成第二开口 ；在所述第二开口内形成源线； 去除所述硬掩膜层，并以所述第一侧墙和源线为掩膜，刻蚀所述控制栅层，形成控制栅； 在所述控制栅侧壁形成钝化层； 在第一侧墙、所述钝化层侧壁形成第二侧墙； 以所述第二侧墙和源线为掩膜，刻蚀所述介质层和浮栅层，直至露出所述半导体衬底，形成浮栅； 在所述半导体衬底、浮栅侧壁及所述第二侧墙侧壁上形成隧穿介质层； 在所述浮栅及第二侧墙侧壁的隧穿介质层上形成选择栅。2.如权利要求1所述的分栅式闪存的形成方法，其特征在于，所述钝化层的材料为二氧化硅，厚度为20 50埃。3.如权利要求2所述的分栅式闪存的形成方法，其特征在于，形成所述钝化层的方法为快速高温氧化工艺。4.如权利要求3所述的分栅式闪存的形成方法，其特征在于，所述快速高温氧化工艺为:在温度为950 1100°C下，通入包括O原子的气氛，通入时间小于I分钟。5.如权利要求1所述的分栅式闪存的形成方法，其特征在于，所述控制栅的材料为掺杂有磷离子的多晶硅。6.如权利要求1所述的分栅式闪存的形成方法，其特征在于，在所述第二开口内形成源线之前，还包括步骤: 在所述第二开口内侧壁形成第三侧墙。7.如权利要求1所述的分栅式闪存的...

【专利技术属性】
技术研发人员：曹子贵，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：