半导体晶片镀总线以及形成方法技术

本公开涉及半导体晶片镀总线以及形成方法。一种半导体晶片（10）包括管芯（16）、边封（26、226）、焊盘（36、236）、镀总线（24、224）以及迹线（30、230）。管芯与锯路相邻。边封沿着管芯的周边且包括形成在管芯的最后互连层（108、308）中的导电层。焊盘形成为最后互连层上的金属沉积层的一部分或最后互连层的一部分。镀总线在锯路内。迹线在边封上、与边封绝缘且形成在金属沉积层中地（1）或者穿过边封且与边封绝缘地（2）连接到焊盘和镀总线。

【技术实现步骤摘要】
半导体晶片镀总线以及形成方法
本公开总体上涉及半导体加工，更特别地，涉及半导体晶片镀总线（semiconductorwaferplatingbus）。
技术介绍
在半导体加工中，镀可用于形成引线键合焊盘，在引线键合焊盘中，金属层镀在最后一个金属层上以形成焊盘。镀可利用无电镀工艺或电解镀工艺进行。为了使用电解镀工艺将特征镀在半导体晶片上，镀总线层首先施加在最终钝化层上并且随后在特征被镀之后被移除。然而，施加和移除镀总线的工艺是增加成本的工艺。无电镀与电解镀相比是较便宜的工艺，在无电镀中，不是形成镀总线，而是被最终钝化层暴露的金属表面被激活以用于镀。然而，无电镀比电解镀更难以控制且因此导致产量降低。
技术实现思路
根据本专利技术的一个方面，一种半导体晶片可包括：与锯路相邻的管芯；沿所述管芯的周边的边封，其中所述边封包括形成在所述管芯的最后互连层中的第一导电层；焊盘，形成为包括所述最后互连层和所述最后互连层上的金属沉积层的组中的一个的一部分；在所述锯路内的镀总线；以及以一方式连接到所述焊盘且连接到所述镀总线的迹线，所述方式包括包含以下项的组中的一个：（1）在所述边封上方、与所述边封绝缘、并且形本文档来自技高网...

【技术保护点】
一种半导体晶片，包括：与锯路相邻的管芯；沿所述管芯的周边的边封，其中所述边封包括形成在所述管芯的最后互连层中的第一导电层；焊盘，形成为包括所述最后互连层和所述最后互连层上的金属沉积层的组中的一个的一部分；在所述锯路内的镀总线；以及以一方式连接到所述焊盘且连接到所述镀总线的迹线，所述方式包括包含以下项的组中的一个：（1）在所述边封上方、与所述边封绝缘、并且形成在所述金属沉积层中；以及（2）穿过所述边封并且与所述边封绝缘。

【技术特征摘要】
2012.01.04 US 13/343,3181.一种半导体晶片，包括：与锯路相邻的管芯；沿所述管芯的周边的边封，其中所述边封包括形成在所述管芯的最后互连层中的第一导电层；焊盘，形成为包括所述最后互连层和所述最后互连层上的金属沉积层的组中的一个的一部分；在所述锯路内的镀总线；以及以一方式连接到所述焊盘且连接到所述镀总线的迹线，所述方式包括包含以下项的组中的一个：(1)在所述边封上方、与所述边封绝缘、并且形成在所述金属沉积层中；以及(2)穿过所述边封并且与所述边封绝缘。2.如权利要求1所述的半导体晶片，其中，所述焊盘还包括在所述焊盘的所述金属沉积层之上的镀层。3.如权利要求2所述的半导体晶片，其中，所述镀层包括镍。4.如权利要求2所述的半导体晶片，其中，所述迹线通过包括在所述边封上方、与所述边封绝缘、并且形成为所述金属沉积层的一部分的方式连接到所述焊盘并且连接到所述镀总线。5.如权利要求4所述的半导体晶片，其中，所述最后互连层包括铜。6.如权利要求5所述的半导体晶片，其中，所述焊盘是所述最后互连层和所述金属沉积层二者的一部分并且包括所述最后金属互连层的第一部分。7.如权利要求6所述的半导体晶片，其中，所述焊盘具有所述最后金属互连层的一部分和所述金属沉积层的一部分，其中所述最后金属互连层的所述部分横向延伸超过所述金属沉积层的所述部分。8.如权利要求7所述的半导体晶片，其中，所述迹线耦接到所述最后金属互连层的所述部分。9.如权利要求2所述的半导体晶片，其中，所述迹线以包括穿过所述边封并且与所述边封绝缘的方式连接到所述焊盘并且连接到所述镀总线。10.如权利要求9所述的半导体晶片，其中，所述边封包括来自包括所述最后互连层的多个金属沉积层中的每个的一部分。11.如权利要求10所述的半导体晶片，其中，所述迹线包括附加金属互连层的一部分，其中所述附加金属互连...

【专利技术属性】
技术研发人员：T·S·尤林，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：