一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底具有NMOS区和PMOS区，且在所述半导体衬底上形成有栅极结构以及位于栅极结构两侧的源/漏区；在所述半导体衬底上形成一氧化物层以覆盖所述栅极结构，并在所述氧化物层上形成一牺牲层；蚀刻所述牺牲层，以露出所述栅极结构顶部的所述氧化物层；去除所述栅极结构顶部的所述氧化物层，并去除剩余的所述牺牲层；在所述氧化物层上形成一氮化硅层以覆盖所述栅极结构；蚀刻所述PMOS区中源/漏区上方的所述氮化硅层和所述氧化物层以及所述半导体衬底，以在所述PMOS区的源/漏区中形成一凹槽；在所述凹槽中形成嵌入式锗硅层。根据本发明专利技术，可以将嵌入式锗硅工艺更好地集成到整个半导体制程中。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种形成嵌入式锗硅(e-SiGe)的方法。
技术介绍
在28nm半导体制程中，嵌入式锗硅是经常应用的工艺技术。然而，将嵌入式锗硅的形成过程有效地集成到整个半导体制程中是非常有挑战性的。对于CMOS而言，为了更好地控制在PMOS部分用于形成嵌入式锗硅的凹槽的深度，通常在衬底上先形成一双层牺牲层，此双层牺牲层的构成为:下层是氧化物，上层是氮化硅；在PMOS部分形成嵌入式锗硅之后，采用湿法清洗工艺去除PMOS部分的栅极结构的栅极硬掩蔽层(其构成材料通常为氮化硅)以及NMOS部分的双层牺牲层中的上层氮化硅时，由于双层牺牲层中的下层氧化物的阻挡，无法同时去除NMOS部分的栅极结构的栅极硬掩蔽层，从而导致相应工序的增加，不利于提高生产效率及降低制造成本。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供，包括:提供半导体衬底，所述半导体衬底具有NMOS区和PMOS区，且在所述半导体衬底上形成有栅极结构以及位于栅极结构两侧的源/漏区；在所述半导体衬底上形成一氧化物层以覆盖所述栅极结构，并在所述氧化物层上形成一牺牲层；蚀本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底具有NMOS区和PMOS区，且在所述半导体衬底上形成有栅极结构以及位于栅极结构两侧的源/漏区；在所述半导体衬底上形成一氧化物层以覆盖所述栅极结构，并在所述氧化物层上形成一牺牲层；蚀刻所述牺牲层，以露出所述栅极结构顶部的所述氧化物层；去除所述栅极结构顶部的所述氧化物层，并去除剩余的所述牺牲层；在所述氧化物层上形成一氮化硅层以覆盖所述栅极结构；蚀刻所述PMOS区中源/漏区上方的所述氮化硅层和所述氧化物层以及所述半导体衬底，以在所述PMOS区的源/漏区中形成一凹槽；在所述凹槽中形成嵌入式锗硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：