深沟槽功率MOS器件及其制造方法技术

本发明专利技术提供一种深沟槽功率MOS器件及其制造方法，其包括元胞区、栅极电性接触区和终端保护区，所述元胞区中，利用反型制备的且与体区同型的体接触区使源区和体区实现等电位。本发明专利技术的元胞间距最小可达0.76μm，使本发明专利技术的器件为高元胞密度；本发明专利技术采用了无掩膜版注入（BlankImplantation），简化工艺；在保证0.16μm的最小光刻胶线宽的同时，本发明专利技术避免了小线宽光刻工艺中光刻胶宽度过小而导致的倒胶问题；本发明专利技术可进一步增加体接触区的掺杂浓度，以降低体接触区与源体接触金属层之间、以及体接触区与体接触金属层之间的接触电阻；本发明专利技术改进了常规栅极电性接触方法，降低了工艺难度。

【技术实现步骤摘要】
深沟槽功率MOS器件及其制造方法
本专利技术属于半导体器件及其制造领域，涉及一种深沟槽功率MOS器件及其制造方法，特别是涉及一种高元胞密度的深沟槽功率MOS器件及其制造方法。
技术介绍
目前，常规的深沟槽功率MOS器件工艺制备中，为了使源区I’’和体区2’’等电位，在制备接触孔3’’时需要刻蚀硅层以穿透源区I’’、深入到体区2’’，如图1所示。在应用频率不高的情况下，功耗主要有导通损耗决定，导通损耗主要受制于特征导通电阻大小的影响，其中，特征导通电阻越小，导通损耗越小。降低特征导通电阻的主要方法是提高元胞密度，降低相邻元胞间距(pitch)，增加单位面积总有效宽度，从而达到降低特征导通电阻的目的。如图1所示，目前国内功率MOS量产工艺中最小元胞沟槽线宽约为0.25 μ m，最终刻蚀并制备牺牲氧化层和绝缘栅氧化层后的沟槽线宽dl约0.4 μ m，最小元胞接触孔线宽d2约0.25 μ m, 248nm DUV光刻机对位精度在60nm左右，为保证足够工艺窗口，元胞接触孔到最终完成绝缘栅氧化层元胞沟槽4’ ’的间距d3至少为0.09 μ m。这样，在现有技术工艺中，最小能达到的元胞间距约为0本文档来自技高网...

【技术保护点】
一种深沟槽功率MOS器件的制造方法，其特征在于，所述制造方法至少包括以下步骤：1）提供一衬底，所述衬底包括第一导电类型的漏极区及形成于其上的第一导电类型的第一外延层，其中，所述第一外延层横向划分为元胞区、栅极电性接触区及终端保护区；2）在所述衬底上表面沉积硬掩膜并对其进行光刻、刻蚀直至暴露出所述衬底上表面，以形成硬掩膜窗口；3）通过所述硬掩膜窗口对所述衬底进行刻蚀，以在所述衬底的第一外延层中形成若干规则排列且相互平行的深沟槽，其中，所述深沟槽包括元胞沟槽、栅极电性接触区沟槽及终端保护区沟槽；?4）在所述衬底上表面及深沟槽内形成栅介质层；5）在所述栅介质层上沉积栅极材料层，其中，所述栅极材料层填...

【技术特征摘要】

【专利技术属性】
技术研发人员：黄晓橹，王代利，刘伯昌，陈逸清，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：