实现浅沟槽隔离的工艺方法技术

本发明专利技术公开了一种实现浅沟槽隔离的工艺方法，包括：提供硅衬底；对所述硅衬底进行曝光和刻蚀处理，形成第一浅沟槽隔离凹槽；在第一浅沟槽隔离凹槽以外的硅衬底上生长第一SiN层；往所述第一浅沟槽隔离凹槽中填充隔离材料；湿法工艺去除所述第一SiN层；在上述器件表面生长氧化层；在所述氧化层上生长第二SiN层；在上述器件上形成第二浅沟槽隔离凹槽，所述第二浅沟槽隔离凹槽与所述第一浅沟槽隔离凹槽相互对准；往所述第二浅沟槽隔离凹槽中填充隔离材料。本发明专利技术在相同工艺条件下，不需要引进新材料就可以提高浅沟槽隔离的填充能力，保证隔离材料的隔离效果。同时提高CMP的平坦化能力。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别涉及一种。
技术介绍
随着半导体技术的发展，集成电路的关键尺寸越来越小的同时，浅沟槽隔离(Shallow Trench Isolation,简称STI)的尺寸也越来越小,使得化学气相沉积(ChemicalVapor Deposition,简称CVD)对沟槽(trench)的填孔能力要求也越来越高。请参照图la le，目前，形成浅沟槽隔离结构的工艺步骤主要包括:1、在硅衬底101上氧化一定厚度的氧化层102之后生长(D^osition)出SiN层103，参照图1a ；2、对上述器件进行曝光和蚀刻处理，从而定义出浅沟道隔离凹槽104 (STITrench),参照图1b和图1c ;3、由CVD工艺填充隔离材料105到浅沟道隔离凹槽104中，同时保证浅沟道隔离凹槽104中没有不合规格的气泡，参照图1d ；4、经过STI CMP (化学机械研磨)去除上述器件表面多余的隔离材料105，参照图1e ;此时，STI隔离层基本形成，可以进行后续工艺以完成芯片的整个制造过程。 由于不断有新的材料和新的方法出现，来提高CVD的填孔能力。例如:在半导体技术进入65nm节点后，CVD开始引入填孔能力更好的HARP (高度深宽比工艺，英文全称为High Aspect Ratio Process)薄膜来提高CVD的填孔能力。然而随着技术节点的缩小,特别是进入22nm以下节点后，可以选用的新材料越来越少，这就需要应用更好的方法来提高沟槽的填孔能力。
技术实现思路
本专利技术提供一种，以提高浅沟槽隔离的填孔能力。为解决上述技术问题，本专利技术提供一种，包括:提供硅衬底；对所述硅衬底进行曝光和刻蚀处理，形成第一浅沟槽隔离凹槽；在第一浅沟槽隔离凹槽以外的硅衬底上生长第一 SiN层；往所述第一浅沟槽隔离凹槽中填充隔离材料；湿法工艺去除所述第一 SiN层；在上述器件表面生长氧化层；在所述氧化层上生长第二 SiN层；在上述器件上形成第二浅沟槽隔离凹槽，所述第二浅沟槽隔离凹槽与所述第一浅沟槽隔离凹槽相互对准；往所述第二浅沟槽隔离凹槽中填充隔离材料。作为优选，在对所述硅衬底进行曝光和刻蚀处理之前，在所述硅衬底表面形成一SiO2 层。作为优选，对所述硅衬底表面氧化处理形成所述SiO2层。作为优选，往所述第一浅沟槽隔离凹槽中填充隔离材料步骤包括:采用CVD工艺将隔离材料填充到所述第一浅沟槽隔离凹槽，并采用CMP工艺去除所述第一 SiN层表面多余的隔离材料。作为优选，采用CMP工艺去除所述第一 SiN层表面多余的隔离材料后，还需要清洗硅衬底以去除硅衬底表面残留的隔离材料。作为优选，所述第一 SiN层的厚度为5nnT25nm。作为优选，在上述器件上形成第二浅沟槽隔离凹槽步骤包括:采用曝光和刻蚀工艺在氧化层和第二 SiN层上形成第二浅沟槽隔离凹槽；湿法工艺扩大所述第二浅沟槽隔离凹槽的宽度。作为优选，往所述第二浅沟槽隔离凹槽中填充隔离材料步骤包括:采用CVD将隔离材料填充到所述第二浅沟槽隔离凹槽，并采用CMP工艺去除所述第二 SiN层表面多余的隔离材料。作为优选，所述氧化层采用Si02。与现有技术相比，本专利技术具有以下优点:1、本专利技术分两次进行隔离材料填充，相同工艺条件下，提高了浅沟槽隔离的填充能力，保证隔离材料的隔离效果；2、不需要引进新材料就可以达到提高填充能力的效果；3、填充第一浅沟槽隔离凹槽之前，在硅衬底表面沉积第一 SiN层作为后续CMP的停止层，可以提高CMP平坦化能力；4、扩大CMP和CVD设备的使用技术节点范围，相同的设备可以应用于更低节点技术生产；5、方法简单，可以与传统工艺相融合。附图说明图1ale分别为现有技术中中各步骤完成后器件的首丨J视图;图2a 2k分别为本专利技术一具体实施方式中中各步骤完成后器件的剖视图；图3为本专利技术一具体实施方式中的流程图。图1a Ie中:101-硅衬底、102-氧化层、103-SiN层、104-浅沟槽隔离凹槽、105-隔离材料。图2a 2k中:201-硅衬底、202_Si02层、203-抗反射涂层、204-光刻胶层、205-第一浅沟槽隔离凹槽、206-第一 SiN层、207-隔离材料、208-第二 SiN层、209-第二浅沟槽隔离凹槽。具体实施例方式本专利技术提出了一种，在相同的工艺条件下可以填充更小尺寸的浅沟槽隔离凹槽而不需要引进填充能力更好的新材料，降低了其深宽比，减小工艺负担。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图2a 2k对本专利技术的具体实施方式做详细的说明。需说明的是，本专利技术附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。首先，请参照图2a，提供硅衬底201，同时在硅衬底201上形成一 SiO2层202，作为硅衬底201的保护层。较佳的，所述SiO2层202是通过对所述硅衬底201表面直接氧化形成的。请参照图2b和图2c，对所述硅衬底201进行曝光和刻蚀处理，形成第一浅沟槽隔离凹槽205。具体地:首先，在所述硅衬底201上依次形成一层抗反射涂层203和一层光刻胶层204，如图2b所示，曝光光刻胶层204中的硅衬底201，然后去除抗反射涂层203和光刻胶层204，刻蚀硅衬底201以及SiO2层202，形成第一浅沟槽隔离凹槽205，如图2c所示。请参照图2d，在第一浅沟槽隔离凹槽205以外的硅衬底201上生长第一 SiN层206，所述第一 SiN层206的厚度为5nnT25nm，作为后续CMP的停止层，同时使CMP的平坦化能力得到更为有力的保证和提升。请参照图2d至图2f，往所述第一浅沟槽隔离凹槽205中填充隔离材料207。具体包括:采用CVD工艺将隔离材料207填充到所述第一浅沟槽隔离凹槽205，并保证所述的第一浅沟槽隔离凹槽205中没有不合规格的气泡，填充后的器件如图2e所示；然后，采用CMP工艺去除所述第一 SiN层206表面多余的隔离材料207，如图2f所示。由于此时硅衬底201上还未沉积第二 SiN层208，第一浅沟槽隔离凹槽205的深度较低，便于沉积隔离材料207，从而提高了 CVD工艺的填孔能力。清洗硅衬底201以清除硅衬底201表面残留的隔离材料207。接着，湿法工艺去除所述第一 SiN层206，请参照图2g，在上述器件表面生长氧化层，也就是隔离材料207和SiO2层202上沉积氧化层，使得所述硅衬底201表面完全由氧化层覆盖。较佳的，本实施例中，所述氧化层采用SiO2，氧化层的厚度由具体的工艺条件决定，本专利技术对此不予限定。请参照图2h，在所述氧化层(也就是SiO2层202)上生长第二 SiN层208，所述第二 SiN层208的厚度也是根据不同的芯片需要决定的。请参照图2i，在上述器件上形成第二浅沟槽隔离凹槽209，所述第二浅沟槽隔离凹槽209与所述第一浅沟槽隔离凹槽205相互对准。同样的，本步骤也是采用曝光和刻蚀工艺在氧化层和第二 SiN层208上形成与所述第一浅沟槽隔离凹槽205对应的第二浅沟槽隔离凹槽209 ;然后，湿法工艺扩大所述第二浅沟槽隔离凹槽209的宽度。请参照图2j和图2k，往所述第二浅沟槽隔离凹槽209中填充隔离材料207，包括:CVD工艺将隔离材料207填充到所述第二浅沟槽隔离凹槽本文档来自技高网...

【技术保护点】
一种实现浅沟槽隔离的工艺方法，其特征在于，包括：提供硅衬底；对所述硅衬底进行曝光和刻蚀处理，形成第一浅沟槽隔离凹槽；在第一浅沟槽隔离凹槽以外的硅衬底上生长第一SiN层；往所述第一浅沟槽隔离凹槽中填充隔离材料；湿法工艺去除所述第一SiN层；在上述器件表面生长氧化层；在所述氧化层上生长第二SiN层；在上述器件上形成第二浅沟槽隔离凹槽，所述第二浅沟槽隔离凹槽与所述第一浅沟槽隔离凹槽相互对准；往所述第二浅沟槽隔离凹槽中填充隔离材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：白英英，张守龙，张冬芳，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：