本发明专利技术提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明专利技术的工艺简单，适用于大规模的工业生产。
【技术实现步骤摘要】
本专利技术属于半导体领域，特别是涉及ー种图形化绝缘体上Si/NiSi2衬底材料及其制备方法。
技术介绍
BiCMOS是继CMOS后的新一代高性能VLSIエ艺。CMOS以低功耗、高密度成为80年VLSI的主流エ艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到Ium以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件为主要単元电路，而在要求驱动大电容负载之处加入双极器件或电路，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。SOI (Silicon-On-1nsulator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、エ艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。传统的SOI衬底包括背衬底，绝缘层以及绝缘层上的顶层硅，一般的SOI双极电路、BiCMOS电路的制造需要在传统SOI顶层硅中制作集电区重掺杂埋层，以降低集电极电阻与增加衬底的击穿电压，但是，这样的制作エ艺步骤复杂，且占用了部分顶层硅的空间，増加了顶层硅的厚度。而且，传统的SOI BICMOSエ艺一般是在传统SOI厚度相同的顶层硅上制作双极电路与CMOS电路，然而，制作双极电路特别是垂直型双极电路需要的SOI顶层硅厚度较大，这会导致SOI CMOS电路在运行过程中难以达到全耗尽，从而大大的降低了 SOICMOS电路的运行速度而影响BICMOS电路运行速度的提高。一般来说，SOI CMOS电路需要SOI顶层硅的厚度小于200nm，而由于需要同时集成双极电路的需要，其厚度需要远远的超过此厚度。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种图形化绝缘体上Si/NiSidt底材料及其制备方法,在传统SOI衬底的绝缘层和顶层娃之间插入ー层金属娃化物NiSi2,以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小双极电路所需顶层硅的厚度、简化工艺等目的。为实现上述目的及其他相关目的，本专利技术提供一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，所述制备方法至少包括以下步骤:1)提供第一 Si衬底，在所述第一 Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一 Si衬底及光刻胶的表面形成Ni层，接着采用抬离エ艺去除所述光刻胶及结合于所述光刻胶上的Ni层；2)进行第一次退火以使所述第一 Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层；3)在所述NiSi2层及第一 Si衬底表面形成第一 SiO2层，然后进行H离子注入以在所述第一 Si衬底中形成剥离界面；4)提供具有第二 SiO2层的第二 Si衬底，键合所述第二 SiO2层与所述第一 SiO2层，然后进行第二次退火以使所述第一 Si衬底从所述剥离界面剥离，最后对剥尚表面抛光以完成制备。在本专利技术的制备方法中，所述步骤I)还包括对所述第一 Si衬底进行标准的湿式化学清洗法清洗的步骤。优选地，所述步骤I)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为I 4nm0 在本专利技术的制备方法中，所述第一次退火在N2、Ar或H2中的一种气体或至少两种按特定比例混合的气体的气氛下进行，退火温度为200 1000°C，退火时间为10 60秒。在本专利技术的制备方法中，选用摩尔比为4: I的H2SO4: H2O2溶液采用湿法刻蚀去除所述Ni层，刻蚀时间为I分钟。在本专利技术的制备方法中，采用等离子体沉积技术在表面淀积所述第一 SiO2层，厚度为100 800nm。在本专利技术的制备方法中，所述步骤3)中形成所述第一 SiO2层后还包括对其在900°C下退火I小时的步骤。在本专利技术的制备方法中，所述步骤3)中H离子注入后还包括对所述第一 SiO2层进行抛光的步骤。在本专利技术的制备方法中，采用热氧化方法在所述第二 Si衬底表面形成所述第二SiO2层，厚度为100 800nm。在本专利技术的制备方法中，所述第二次退火气氛为N2气氛，退火温度为200 900°C，退火时间为30分钟。在本专利技术的制备方法中，所述步骤3)还包括第三次退火以加强所述第SiO2层与所述第一 SiO2层键合的步骤，其中，所述第三次退火气氛为N2气氛，退火温度为500 1200°C，退火时间为30 240分钟。本专利技术还提供一种图形化绝缘体上Si/NiSi2衬底材料，至少包括:Si衬底；结合于所述Si衬底表面的绝缘层；结合于所述绝缘层部分表面的NiSi2层；以及结合于所述NiSi2层与所述绝缘层表面的Si顶层。在本专利技术的图形化绝缘体上Si/NiSi2衬底材料中，所述NiSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。优选地，所述NiSi2层的厚度为3 10nm。所述Si顶层的厚度为5 200nm。如上所述，本专利技术的图形化绝缘体上Si/NiSi2衬底材料及其制备方法，具有以下有益效果:通过抬离(lift-on)技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2,并通过智能剥离エ艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入ー层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本专利技术的エ艺简単，适用于大規模的エ业生产。附图说明图1 图4显示为本专利技术的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤I)所呈现的结构示意图。图5显示为本专利技术的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤2)所呈现的结构示意图。图6 图7显 示为本专利技术的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤3)所呈现的结构示意图。图8 图11显示为本专利技术的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤4)所呈现的结构示意图。元件标号说明111第一 Si 衬底112光刻胶113Ni 层114NiSi2层115第一 SiO2 层122第二 SiO2 层121第二 Si 衬底具体实施例方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请參阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、本文档来自技高网...
【技术保护点】
一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面形成Ni层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Ni层；2)进行第一次退火以使所述第一Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层；3)在所述NiSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；4)提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层与所述第一SiO2层，然后进行第二次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。
【技术特征摘要】
1.一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤: 1)提供第一Si衬底，在所述第一 Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一 Si衬底及光刻胶的表面形成Ni层，接着采用抬离エ艺去除所述光刻胶及结合于所述光刻胶上的Ni层； 2)进行第一次退火以使所述第一Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层； 3)在所述NiSi2层及第一Si衬底表面形成第一 SiO2层，然后进行H离子注入以在所述第一 Si衬底中形成剥离界面； 4)提供具有第二SiO2层的第二 Si衬底，键合所述第二 SiO2层与所述第一 SiO2层，然后进行第二次退火以使所述第一 Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。2.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤I)还包括对所述第一 Si衬底进行标准的湿式化学清洗法清洗的步骤。3.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤I)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为I 4nm。4.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述第一次退火在N2、Ar或H2中的一种气体或至少两种按特定比例混合的气体的气氛下进行，退火温度为200 1000°C，退火时间为10 60秒。5.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:选用摩尔比为4: I的H2SO4: H2O2溶液采用湿法刻蚀去除所述未反应的Ni层，刻蚀时间为I分钟。6.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:采用等离子体沉积技术在表面淀积所述第...
【专利技术属性】
技术研发人员：张波，俞文杰，赵清太，狄增峰，张苗，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。