具有冗余穿硅通孔的半导体芯片制造技术

公开了一种具有导电通孔的半导体芯片及其制造方法。所述方法包括在第一半导体芯片（15）的一层（80）中形成第一多个导电通孔（115、120、125）。所述第一多个导电通孔包括第一末端（127）和第二末端（129）。第一导体垫（65）形成为与所述第一多个导电通孔的所述第一末端（127）欧姆接触。

【技术实现步骤摘要】
【国外来华专利技术】具有冗余穿硅通孔的半导体芯片
本专利技术大致涉及半导体处理，且更具体地涉及并入穿硅通孔的半导体芯片及其制作方法。专利技术背景一段时间之前，半导体芯片设计者开始将多个半导体晶粒（dice）（即“晶粒（dies）”）垂直堆叠以获得更多功能，而无所需封装基板或电路板区域的相应增大。多种技术已被用于将邻近晶粒电连接为这种堆叠配置。一种技术涉及使用从一个晶粒上的接触垫引导至邻近晶粒上的相应接触垫的线接合。更近期引进的另一种技术涉及使用所谓的穿硅通孔（TSV）。典型的TSV是取决于芯片的一个或另一主表面上的任意中介导体垫的存在或不存在而延伸几乎或可能完全穿过半导体芯片的导电通孔。典型的传统TSV提供半导体芯片的相对主表面之间的电布线。在一侧上，传统TSV连接至某些类型的输入/输出结构（I/O），其通常是被设计来在倒装芯片回流焊期间形成与封装基板焊接接合的焊块。TSV未直接连接至焊块而是连接至一些中介结构，诸如如块垫的最外金属化结构。TSV的另一端或背侧端通常透过一些中间导体结构连接至某些形式的背侧I/O结构。传统的TSV配置包括冶金接合至单个块垫的单个TSV。传统TSV遭受焦耳加热及电迁移问题，其强度取决于功率电平、热管理、晶粒大小和其它因素而变化。一对一的TSV至块垫配置依据这种环境考虑。本专利技术涉及一个或多个上述缺点的效应的克服或减小。专利技术概要根据本专利技术的一个方面，提供包括在第一半导体芯片的一层中形成第一多个导电通孔的制造方法。第一多个导电通孔包括第一末端和第二末端。第一导体垫形成为与第一多个导电通孔的第一末端欧姆接触。根据本专利技术的另一个方面，提供包括在第一半导体芯片的一层中形成第一多个导电通孔的制造方法。第一多个导电通孔包括第一末端和第二末端。第一半导体芯片具有第一侧和第二及相对侧。第一导体垫形成为邻近第一侧且与第一多个导电通孔的第一末端欧姆接触。第二导体形成为邻近第二侧且与第一多个导电通孔的第二末端欧姆接触。根据本专利技术的另一个方面，提供一种设备，其包括第一半导体芯片，所述第一半导体芯片具有一层和耦合至所述第一半导体芯片的第一导体垫。第一多个导电通孔穿过所述层且具有第一末端和第二末端。第一末端与第一导体垫欧姆接触。附图简述在阅读下文详细描述及参考附图时可了解本专利技术的上述和其它优点，其中：图1是包括安装在电路板上的半导体芯片的半导体芯片装置的示例性实施方案的分解图示；图2是在截面2-2上取得的图1的截面图；图3是在截面3-3上取得的图2的截面图；图4是如图3但连接至下伏导体垫的多个TSV的替代示例性实施方案的截面图；图5是如图3但其中多个TSV连接至下伏导体垫的替代示例性实施方案的截面图；图6是如图2但其中多个TSV是多组件的半导体芯片的替代示例性实施方案的截面图；图7是经历示例性光刻处理的半导体芯片的截面图；图8是如7但描绘TSV沟槽的示例性形成的截面图；图9示出更大放大率下描绘图8的部分的截面图；图10是如图8但描绘示例性TSV形成的截面图；图11是如图10描绘半导体芯片的示例性薄化的截面图；图12是如图11描绘薄化后的半导体芯片的截面图；和图13是如图2但描绘并入具有导电柱输入/输出的多个TSV的替代示例性半导体芯片的截面图。具体实施方式本文中描述包括两个或更多个堆叠基板的半导体芯片装置的不同实施方案。一个实例包括具有多个TSV的至少一个半导体芯片。但是，多个TSV形成为与给定导体结构（诸如块或柱垫）欧姆接触。在具有冗余TSV至垫连接的情况下，给定TSV的故障不会使垫断路。现将描述附加详情。在下述附图中，参考数字通常在相同元件出现在多个附图中的情况下重复。现参考附图且特别参考图1，其中示出包括安装在电路板20上的半导体芯片15的半导体芯片装置10的示例性实施方案的分解图示。半导体芯片15调适为具有一个或多个其它半导体芯片，其一示出并且标注为25，在其上安装为堆叠配置。半导体芯片15可经由多个互连结构（其可为导电柱、焊点或其它类型的互连）而与电路板20电介接。在这个说明性实施方案中，半导体芯片15可经由可包括冶金接合至电路板20的相应焊料结构30的半导体芯片15的对应焊料结构（不可见）的多个焊点与电路板20介接。电路板20可接着经由多个输入/输出结构与另一个电子装置（诸如另一个电路板或其它装置）电介接。在这个说明性实施方案中，输入/输出结构包括焊球35阵列。但是，熟练技工应了解也可使用其它类型的互连结构，诸如引脚栅格阵列、接点栅格阵列或其它互连结构。本文公开的半导体芯片15的示例性结构不依赖于特定电子功能。因此，半导体芯片15和半导体芯片25可为电子装置中所使用的无数不同类型的电路装置的任意一种，诸如，例如微处理器、图形处理器、组合微处理器/图形处理器、专用集成电路、存储器装置、主动光学装置，诸如激光或类似物并且可为单核或多核或甚至侧向堆叠有附加晶粒。此外，半导体芯片15和25之一或两者可配置为具有或不具有一些逻辑电路的中介层。因此，术语“芯片”包括中介层。半导体芯片15和25可由块状半导体（诸如硅或锗）或绝缘体上半导体材料（诸如绝缘体上硅材料或其它芯片材料）组成。本文公开的半导体芯片15的示例性结构不依赖于特定电子电路板功能。因此，电路板20可以是半导体芯片封装基板、电路卡或实际上任意其它类型的印刷电路板。虽然单片结构可用作电路板20，但是更典型的配置可使用积层设计。在此方面，电路板20可包括其上形成一个或多个积层且在其下方形成附加的一个或多个积层的中心层。中心层本身可包括一或多层的堆叠。如果实施为半导体芯片封装基板，那么电路板20中的层数可从四层变化为十六层或更多，但是可使用小于四层。也可使用所谓“无中心层”设计。电路板20层可包括散布有金属互连件的绝缘材料，诸如各种已知环氧树脂。可使用除积层以外的多层配置。任选地，电路板20可由已知陶瓷或适用于封装基板或其它印刷电路板的其它材料组成。电路板20设有许多导体迹线和通孔和其它结构（不可见）以提供半导体芯片15和25与另一个装置，诸如例如另一个电路板之间的电力、接地和信号传送。电路板20可经由输入/输出阵列诸如所描绘的球栅阵列电连接至另一个装置（未示出）。球栅阵列包括冶金接合至对应球垫（未示出）的上述多个焊球35。球垫（未示出）经由多个互连迹线和通孔和未示出的其它结构互连至电路板20中的不同导体垫。半导体芯片15的补充细节将结合图2描述，所述图2是沿着截面2-2取得的图1的截面图。在讨论图2之前，注意图1的截面2-2穿过半导体芯片15的小部分。在所述背景下，现参考图2。如上文简述，半导体芯片15可包括被设计为与电路板20的互连结构30冶金接合的多个输入/输入结构。一对这种示例性互连结构可包括对应焊块40和45。焊块40和45可由不同类型的焊料，诸如无引线或基于引线的焊料组成。适当的无引线焊料的实例包括锡-银（大约97.3%Sn2.7%Ag）、锡-铜（大约99%Sn1%Cu）、锡-银-铜（大约96.5%Sn3%Ag0.5%Cu）或类似物。基于引线的焊料的实例包括低共熔比例或近低共熔比例的锡引线焊料或类似物。如上所述，焊球40和45可根据需要用导电柱或其它类型的互连结构取代。本文中，焊块40和45分别耦合至块下金属化（UBM本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.09 US 12/878,5421.一种半导体设备制造方法，其包括：在第一半导体芯片(15)的一层(80)中形成第一多个导电通孔(115、120、125)，所述第一多个导电通孔包括第一末端(127)和第二末端(129)；在所述第一多个导电通孔中的最外侧第一导电通孔的所述第一末端上形成第一导电通孔延伸部；和使第一块下金属化(UBM)结构(50)形成为与所述第一导电通孔延伸部和所述第一多个导电通孔中的其他第一导电通孔的第一末端欧姆接触。2.根据权利要求1所述的方法，其包括在所述层(80)中形成第二多个导电通孔(130、135、140)，所述第二多个导电通孔包括第三末端和第四末端，在所述第二多个导电通孔中的最外侧导电通孔的所述第三末端上形成第二导电通孔延伸部；和使第二块下金属化(UBM)结构(55)形成为与所述第二导电通孔延伸部和所述第二多个导电通孔中的其他第二导电通孔的第三末端欧姆接触。3.根据权利要求1所述的方法，其包括使导体结构(90)形成为与所述第一多个导电通孔的所述第二末端欧姆接触。4.根据权利要求3所述的方法，其中所述导体结构包括再分布层结构。5.根据权利要求1所述的方法，其包括将输入/输出结构(40)耦合至所述第一块下金属化结构。6.根据权利要求5所述的方法，其中所述输入/输出结构包括焊块(40)或导电柱(240)。7.根据权利要求1所述的方法，其包括将第二半导体芯片(25)堆叠在所述第一半导体芯片上。8.根据权利要求1所述的方法，其包括将所述第一半导体芯片安装在电路板(20)上。9.根据权利要求1所述的方法，其中所述第一多个导电通孔通过在所述第一半导体芯片中形成沟槽(200、205、210)并且将导体材料放置在所述沟槽中而形成。10.一种半导体设备制造方法，其包括：在第一半导体芯片(15)的一层(80)中形成第一多个导电通孔(115、120、125)，所述第一多个导电通孔包括第一末端(127)和第二末端(129)，该第一半导体芯片具有第一侧(112)和相对的第二侧(113)；在所述第一多个导电通孔中的最外侧第一导电通孔的所述第一末端上形成导电通孔延伸部；使第...

【专利技术属性】
技术研发人员：布莱恩·布莱克，迈克尔·Z·苏，贾迈尔·里法伊艾哈迈德，乔·西格尔，塞思·普雷让，
申请(专利权)人：超威半导体公司，ATI科技无限责任公司，
类型：
国别省市：