【技术实现步骤摘要】
本专利技术涉及半导体制造领域,尤其涉及一种,还涉及一种电介质防反射涂层。
技术介绍
在互补金属氧化物半导体场效应管(CMOS)芯片制造中,多晶娃(poly)栅的制程是一道非常重要的工序,多晶硅栅关键尺寸(poly⑶)的大小会直接影响器件的各种电性参数。多晶硅栅关键尺寸的均匀性的控制因此变得非常重要。—种传统的0.16微米栅极长度(LG)制程中,多晶娃栅光刻后关键尺寸的均勻性不好,尤其是在晶圆的边缘处,多晶硅栅关键尺寸比晶圆中心处小了 IOnm以上,导致在晶圆针测(Chip Probing, CP)的时候晶圆边缘出现特殊图案的漏电失效,严重影响产品良率和客户的信心,因此解决晶圆边缘漏电失效问题变的非常的重要。目前为了解决晶圆边缘多晶硅栅关键尺寸偏小的问题,主要的做法是通过对多晶硅栅光刻工艺的程式(recipe)中参数的调试来控制,一般会调节光刻工艺中的焦距、NA(数值孔径)、sigma、能量、光刻胶厚度等参数来做改善。但是这些参数的调整会影响到光刻胶轮廓(PR profile)和关键尺寸的大小,对光学临近效应修正(OPC)也会有相应影响,因此对光刻工艺程式中参数调 ...
【技术保护点】
一种改善晶圆上栅极光刻关键尺寸均匀性的方法,包括以下步骤:提供晶圆,在所述晶圆表面形成栅极层;在所述栅极层表面淀积氮氧化硅,形成电介质防反射涂层,所述电介质防反射涂层任意一处的厚度与目标厚度的偏差都小于2%;在所述电介质防反射涂层上涂敷光刻胶,曝光形成栅极的光刻图案。
【技术特征摘要】
1.一种改善晶圆上栅极光刻关键尺寸均匀性的方法,包括以下步骤: 提供晶圆,在所述晶圆表面形成栅极层; 在所述栅极层表面淀积氮氧化硅,形成电介质防反射涂层,所述电介质防反射涂层任意一处的厚度与目标厚度的偏差都小于2% ; 在所述电介质防反射涂层上涂敷光刻胶,曝光形成栅极的光刻图案。2.根据权利要求1所述的改善晶圆上栅极光刻关键尺寸均匀性的方法,其特征在于,所述电介质防反射涂层的厚度控制在315 325人内,N值控制在2.09 2.11内,K值控制在0.62 0.66内。3.根据权利要求1或2所述的改善晶圆上栅极光刻关键尺寸均匀性的方法,其特征在于,所述淀积为化学气相淀积,反应气体包括SiH4, N2O以及He,SiH4的流量为69 89sccm,N2O的流量为130 230sccm,He的流量为1800 2200sccm,所述淀积的反应压力为4 7Torr,所述淀积的反应功率为80 120...
【专利技术属性】
技术研发人员:廖映雪,杨兆宇,许宗能,赵志勇,
申请(专利权)人:无锡华润上华科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。