硅通孔的刻蚀方法技术

一种硅通孔的刻蚀方法，包括，提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；在所述开口侧壁上形成侧墙；以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；去除所述侧墙和部分保护层。采用本发明专利技术的方法，可以提高设备利用率，降低通孔的刻蚀成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种娃通孔(Through-Silicon-Via, TSV)的刻蚀方法。
技术介绍
在半导体
中，3D堆叠式封装技术已被视为能否以较小尺寸来制造高效能晶片的关键。在3D堆叠式封装技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。在大多数情况下，硅通孔制作都需要打通不同的材料层，而由此形成的通孔必须满足轮廓控制要求(如侧壁粗糙度等)，因此硅通孔刻蚀工艺成为硅通孔制作技术的关键。现有技术硅通孔的刻蚀通常采用美国专利US55011893提出的Bosch (博世)工艺进行，所述Bosch工艺刻蚀方法包括刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行。图1 图5为现有技术娃通孔刻蚀方法剖面结构示意图。所述Bosch工艺刻蚀过程在同一台设备中进行。参考图1，提供半导体衬底10，所述半导体衬底10上形成有保护层 11，所述保护层11内形成有开口。参考图2，以所述保护层11为掩膜，进行第一步等离子体刻蚀步骤，形成刻蚀孔12，所述等离子体刻蚀采用的气体为SF6，所述第一步等离子体刻蚀步骤刻蚀时间为I 3秒，刻蚀深度小于I微米。参考图3，继续以所述保护层11为掩膜，进行第一步聚合物沉积步骤，在所述刻蚀孔12侧壁形成聚合物13，所述聚合物沉积步骤采用气体为C4F8，所述聚合物的作用是，在进行下一步刻蚀步骤时，保护已形成的孔洞侧壁不被刻蚀到，从而保证整个刻蚀过程的各向异性。参考图4和图5，交替进行所述离子体刻蚀步骤和所述聚合物沉积步骤，直至形成通孔14。由于每个单独刻蚀步骤是相对各向同性的，所以每个刻蚀步骤形成的侧壁是弧形状的，刻蚀步骤与聚合物沉积步骤的交替处，会形成小突起，从而形成的所述通孔14具有如图5所示的扇形侧壁。采用现有技术，其弊端是由于刻蚀步骤和聚合物沉积步骤切换频率高，导致刻蚀效率低，刻蚀设备利用率低，刻蚀成本大。
技术实现思路
本专利技术解决的问题是提供一种硅通孔刻蚀方法，提高通孔的刻蚀效率和刻蚀设备利用率，降低通孔的刻蚀成本。为解决上述问题，本专利技术提供了一种，包括步骤提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；在所述开口侧壁上形成侧墙；以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；去除所述侧墙和部分保护层。可选的，所述保护层为双层堆叠结构。可选的，所述双层堆叠结构为位于半导体衬底上的二氧化硅层和位于二氧化硅层上的光刻胶层。可选的，所述侧墙的形成方法为形成覆盖所述保护层、所述开口和所述半导体衬底表面的掩膜层；回刻蚀所述掩膜层至露出保护层和开口内的半导体衬底。可选的，所述掩膜层材料为氮化硅或无定形碳。可选的，所述掩膜层厚度为O. 5 2微米。可选的，所述侧 墙的宽度为O. 5 2微米。可选的，所述第一刻蚀方法为Bosch工艺刻蚀方法,所述Bosch工艺刻蚀方法包括刻蚀步骤和聚合物沉积步骤，所述刻蚀步骤和聚合物沉积步骤交替进行。可选的，所述刻蚀步骤刻蚀时间为5 20秒。可选的，所述采用第二刻蚀方法刻蚀所述通孔侧壁步骤中，所述通孔侧壁刻蚀去掉的宽度等于或略小于所述侧墙的宽度。可选的，所述通孔侧壁刻蚀去掉的宽度为O. 2 2微米。可选的，所述第二刻蚀方法为各向同性刻蚀方法。可选的，所述第二刻蚀方法刻蚀时间为I 3分钟。与现有技术相比，本专利技术技术方案具有以下优点第一刻蚀方法采用Bosch工艺刻蚀方法，所述单个刻蚀步骤刻蚀时间为5 20秒是现有技术单个刻蚀步骤刻蚀时间I 3秒的5倍以上，使得所述单个刻蚀步骤的刻蚀深度也成倍增加，因此在刻蚀一定深度的通孔时，所述刻蚀步骤和聚合物沉积步骤的交替次数减少，刻蚀效率提高，刻蚀设备的利用率提高，采用所述Bosch工艺刻蚀形成的通孔，侧壁不够光滑，因此对所述形成的通孔进行第二刻蚀工艺采用各向同性刻蚀方法，去除所述通孔侧壁的突起，形成满足工艺要求的通孔。进一步，所述开口侧壁上形成的一定宽度的侧墙，使得在以所述侧墙为掩膜进行采用第一刻蚀方法刻蚀形成的通孔的宽度小于所述开口的宽度，所述通孔与所述开口宽度的差值等于或略小于侧墙的宽度，因此在采用第二刻蚀工艺刻蚀所述通孔侧壁时，通过控制所述第二刻蚀方法的刻蚀时间，刻蚀去除与所述通孔与所述开口宽度的差值相等的半导体衬底厚度，可以防止所述第二刻蚀方法对所述半导体衬底的过刻蚀(保护层下面形成底切Undercut),使形成的通孔的宽度大于所述开口的宽度,影响器件的稳定性。附图说明图1 图5是现有技术硅通孔刻蚀方法剖面结构示意图；图6为本专利技术流程示意图7 图13本专利技术剖面结构示意图。具体实施例方式专利技术人发现，采用现有Bosch工艺刻蚀硅通孔，由于刻蚀步骤和聚合物沉积步骤切换频率高，导致刻蚀效率低，刻蚀设备利用率低，刻蚀成本大。为解决上述问题，专利技术人提出一种。参考图6，为本专利技术的流程示意图。执行步骤S201，提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；执行步骤S202，在所述开口侧壁上形成侧墙；执行步骤S203，以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；执行步骤S204，继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；执行步骤S205，去除所述侧墙和部分保护层。请参考图7 图13，为本专利技术实施例的剖面结构示意图。参考图7，提供半导体衬底300，在所述半导体衬底300表面依次形成第一保护层301和第二保护层302，图形化所述第二保护层302，形成开口。所述半导体衬底300的 材料为硅。所述第一保护层301形成方法为化学气相沉积，材料为二氧化硅，所述第一保护层301的作用是为了防止后续刻蚀过程中对所述半导体衬底300上形成的器件造成损伤，并可作为互连结构的绝缘层。所述第二保护层302为光刻胶，所述图形化第二保护层302的形成过程为采用旋转涂胶工艺形成覆盖所述第一保护层301的光刻胶，进行曝光和显影工艺形成图形化的第二保护层302。参考图8，以所述图形化的第二保护层302为掩膜，湿法刻蚀所述第一保护层301，在所述半导体衬底300上形成开口 303。所述开口 303的作用是在所述半导体衬底300上定义硅通孔的位置。参考图9，采用化学气相沉积工艺形成覆盖所述第二保护层302、所述开口 303和所述半导体衬底300的掩膜层304。所述掩膜层304材料可以为氮化硅或无定形碳，所述掩膜层304的厚度为O. 5 2微米，本实施例中所述掩膜层304材料为氮化硅。参考图10，采用各向异性的等离子刻蚀工艺回刻蚀所述掩膜层304，直至露出第二保护层和开口内的半导体衬底，在所述开口 303内形成侧墙305。所述侧墙305在半导体衬底300上的宽度范围为O. 5 2微米，所述宽度为所述侧墙305的最大宽度。参考图11，以所述侧墙305为掩膜，采用Bosch刻蚀工艺刻蚀所述半导体衬底300，形成具有扇形结构的通孔306。所述Bosch刻蚀工艺包括刻蚀步骤和聚合物沉积步骤，刻蚀步骤和聚合物沉积步骤交替进行。本文档来自技高网...

【技术保护点】
一种硅通孔的刻蚀方法，其特征在于，包括步骤：提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口；在所述开口侧壁上形成侧墙；以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；去除所述侧墙和部分保护层。

【技术特征摘要】
1.一种硅通孔的刻蚀方法，其特征在于，包括步骤提供半导体衬底，在所述半导体衬底上形成有保护层，所述保护层内形成有贯穿其厚度的开口 ；在所述开口侧壁上形成侧墙；以所述保护层和所述侧墙为掩膜，采用第一刻蚀方法刻蚀所述半导体衬底，形成通孔；继续以所述保护层和所述侧墙为掩膜，采用第二刻蚀方法刻蚀所述通孔侧壁；去除所述侧墙和部分保护层。2.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述保护层为双层堆叠结构。3.如权利要求2所述硅通孔的刻蚀方法，其特征在于，所述双层堆叠结构为位于半导体衬底上的二氧化硅层和位于二氧化硅层上的光刻胶层。4.如权利要求1所述硅通孔的刻蚀方法，其特征在于，所述侧墙的形成方法为形成覆盖所述保护层、所述开口和所述半导体衬底表面的掩膜层；回刻蚀所述掩膜层至露出保护层和开口内的半导体衬底。5.如权利要求4所述硅通孔的刻蚀方法，其特征在于，所述掩膜层材料为氮化硅或无定形碳。6.如权利要求4所述硅通孔的刻蚀方法，其...

【专利技术属性】
技术研发人员：刘煊杰，陈晓军，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：