半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述制造方法包括：提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；在所述金属互连线上形成第一阻挡层；对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；在所述第一富硅阻挡层上形成第二阻挡层，对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。相应地，本发明专利技术还提供一种半导体器件，包括：衬底，位于衬底上的介质层，形成于介质层中的金属互连线；依次位于金属互连线上的第一阻挡层、第一富硅阻挡层、第二阻挡层、第二富硅阻挡层。本发明专利技术可以减小PID问题。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。半导体器件通常包括多层金属层以及多层介质层，所述介质层中形成有连通所述金属层的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。半导体制造的过程通常是在工艺线前段 (front end of line,FE0L)形成MOS晶体管,及MOS晶体管与互连层中的最下层之间的介质层，在工艺线后段(back end of line, BEOL)形成所述两层及两层以上的多层金属互连线的设计。例如在公告号为CN1270371C的中国专利中公开了一种在半导体装置中形成金属互连层的方法。参考图1至图2，示出了现有技术BEOL制造方法形成的半导体器件一实施例的示意图。首先，通过化学机械研磨(Chemical Mechanical Polishing, CMP)平坦化第一金属层(图未示)。如图1所示，在完成CMP处理之后的第一金属层上依次形成阻挡层10、低K介质层11，其中阻挡层10用于防止金属层材料的扩散，所述低K介质层11还用于使第一金属层与待形成的第二金属层之间相互绝缘，具体地，所述阻挡层10的材料包括掺氮的碳化硅 (Nitrogen Doped Silicon Carbon, NDC)。如图2所示，通过等离子体蚀刻法在低K介质层11中形成凹槽12，在所述蚀刻过程中以所述阻挡层10作为蚀刻停止层，之后再向所述凹槽12中填充金属材料，以形成第二金属层。`然而在等离子体蚀刻过程中，常伴随有高能量的粒子及光子的轰击，这些辐射包含了离子、电子、紫外线及微弱的X射线，当高能量粒子撞击到阻挡层10，会在阻挡层 10发生电荷积累，进而容易造成静电崩溃现象,通常称为等离子体损伤(plasma induce damage, PID)。
技术实现思路
本专利技术解决的技术问题是提供一种减少等离子体损伤的。为了解决上述问题，本专利技术提供一种半导体器件的制造方法，所述制造方法包括 提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；在所述金属互连线上形成第一阻挡层；对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；在所述第一富硅阻挡层上形成第二阻挡层；对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。可选地，所述第一阻挡层与第二阻挡层的介电常数不相同。可选地，所述第一阻挡层与第二阻挡层的介电常数相同。可选地，所述第一阻挡层的介电常数大于所述第二阻挡层的介电常数。可选地，所述第一阻挡层的材料为氮化硅，第二阻挡层的材料为掺氮的碳化硅。可选地，在所述金属互连线上形成第一阻挡层的步骤包括通过等离子体化学气相沉积的方法形成所述氮化硅。可选地，所述通过等离子体化学气相沉积的方法形成所述氮化硅的步骤包括所述等离子体化学气相沉积过程中加载的射频信号的功率小于或等于50W。可选地，所述第一阻挡层的厚度在30 IOOA的范围内。可选地，所述对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层的步骤包括通过等离子体化学气相沉积的方法进行所述硅化处理。可选地，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括 向等离子体化学气相沉积装置通入含硅的反应气体。可选地，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括 所述等离子体化学气相沉积过程中加载的射频信号功率在50 500W的范围内，向等离子体化学气相沉积装置通入的反应气体包括娃烧，通入娃烧的流量在100 IOOOsccm的范围内，等离子体化学气相沉积装置的气压在2 7torr的范围内。可选地，所述第一富硅阻挡层的厚度在10-30A的范围内。可选地，所述第二阻挡层的材料包括掺氮的碳化硅，所述在所述第一富硅阻挡层上形成第二阻挡层的步骤包括通过化学气相沉积的方法形成所述第二阻挡层。可选地，所述第二阻挡层的厚度在150 350 A的范围内。可选地，对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层的步骤包括通过等离子体化学气相沉积的方法进行所述硅化处理。可选地，所述通过等离子体化学气相沉 积的方法进行所述硅化处理的步骤包括 向等离子体化学气相沉积装置通入含硅的反应气体。可选地，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括 所述等离子体化学气相沉积过程中加载的射频信号功率在50 500W的范围内，向等离子体化学气相沉积装置通入的反应气体包括娃烧，通入娃烧的流量在100 IOOOsccm的范围内，等离子体化学气相沉积装置的气压在2 7torr的范围内。可选地，所述第二富硅阻挡层的厚度在10-30A的范围内。相应地，本专利技术还提供一种半导体器件，包括衬底，位于衬底上的介质层，形成于介质层中的金属互连线；依次位于金属互连线上的第一阻挡层、第一富硅阻挡层、第二阻挡层、第二富硅阻挡层。可选地，所述第一阻挡层为氮化硅。可选地，所述第一阻挡层的厚度在30 IOOA的范围内。可选地，所述第一富硅阻挡层的厚度在10-30A的范围内。可选地，所述第二阻挡层的材料为掺氮的碳化硅。可选地，所述第二阻挡层的厚度在150 350 A的范围内。可选地，所述第二富硅阻挡层的厚度在IO 30 A的范围内。与现有技术相比，本专利技术具有以下优点1.第一富硅阻挡层、第二富硅阻挡层中硅含量较高，导电效果好，可以使静电电荷均匀化，从而减小静电崩溃现象；此外，等离子体蚀刻过程中辐射的能量会部分地被硅材料吸收，这样会减少在第一阻挡层、第二阻挡层上积累的电荷，进而减少PID问题。2.可选方案中，第一阻挡层和第二阻挡层的介电常数不同，通过改变第一阻挡层和第二阻挡层的厚度，改变多层阻挡层结构的介电常数，从而提高多层阻挡层结构的适用范围。3.可选方案中，第一阻挡层的材料为氮化硅，第二阻挡层的材料为掺氮的碳化硅， 由于氮化娃的介电常数大于掺氮的碳化娃的介电常数，这样与只有掺氮的碳化娃材料的阻挡层相比，只要选择厚度较小的氮化硅就可实现相同的介电常数，从而可以减小厚度。附图说明 图1至图2是现有技术半导体器件的制造方法形成的半导体器件一实施例的侧面示意图3是本专利技术半导体器件的制造方法一实施方式的流程示意图4至图8是本专利技术半导体器件的制造方法形成的半导体器件一实施例的侧面示意图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本专利技术保护的范围。为了解决现有技术的问题，本专利技术提供一种半导体器件的制造方法。参考图3，示出了本专利技术半导体器件制造方法一实施方式的流程示意图，所述制造方法包括步骤SI，提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；步骤S2，在所述金属互连线上形成第一阻挡层；步骤S3，对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；步骤S4，在所述第一富硅阻挡层上形成第二阻本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；在所述金属互连线上形成第一阻挡层；对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；在所述第一富硅阻挡层上形成第二阻挡层；对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括 提供衬底，在衬底上形成介质层，在介质层中形成金属互连线； 在所述金属互连线上形成第一阻挡层； 对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层； 在所述第一富硅阻挡层上形成第二阻挡层； 对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层与第二阻挡层的介电常数不相同。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层与第二阻挡层的介电常数相同。4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的介电常数大于所述第二阻挡层的介电常数。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的材料为氮化硅，第二阻挡层的材料为掺氮的碳化硅。6.如权利要求5所述的半导体器件的制造方法，其特征在于，在所述金属互连线上形成第一阻挡层的步骤包括通过等离子体化学气相沉积的方法形成所述氮化硅。7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法形成所述氮化硅的步骤包括所述等离子体化学气相沉积过程中加载的射频信号的功率小于或等于50W。8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的厚度在30 IOOA的范围内。9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层的步骤包括通过等离子体化学气相沉积的方法进行所述硅化处理。10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括向等离子体化学气相沉积装置通入含硅的反应气体。11.如权利要求10所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括所述等离子体化学气相沉积过程中加载的射频信号功率在50 500W的范围内，向等离子体化学气相沉积装置通入的反应气体包括硅烷，通入硅烷的流量在100 lOOOsccm的范围内，等离子体化学气相沉积装置的气压在2 7torr的范围内。12.如权利要求1所述的半导体器件的制造...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：