半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述制造方法包括：提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；在所述金属互连线上形成第一阻挡层；对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；在所述第一富硅阻挡层上形成第二阻挡层，对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。相应地，本发明专利技术还提供一种半导体器件，包括：衬底，位于衬底上的介质层，形成于介质层中的金属互连线；依次位于金属互连线上的第一阻挡层、第一富硅阻挡层、第二阻挡层、第二富硅阻挡层。本发明专利技术可以减小PID问题。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。半导体器件通常包括多层金属层以及多层介质层，所述介质层中形成有连通所述金属层的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。半导体制造的过程通常是在工艺线前段 (front end of line,FE0L)形成MOS晶体管,及MOS晶体管与互连层中的最下层之间的介质层，在工艺线后段(back end of line, BEOL)形成所述两层及两层以上的多层金属互连线的设计。例如在公告号为CN1270371C的中国专利中公开了一种在半导体装置中形成金属互连层的方法。参考图1至图2，示出了现有技术BEOL制造方法形成的半导体器件一实施例的示意图。首先，通过化学机械研磨(Chemical Mechanical Polishing, CMP)平坦化第一金属层(图未示)。如图1所示，在完成CMP处理之后的第一金属层上依本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供衬底，在衬底上形成介质层，在介质层中形成金属互连线；在所述金属互连线上形成第一阻挡层；对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层；在所述第一富硅阻挡层上形成第二阻挡层；对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括 提供衬底，在衬底上形成介质层，在介质层中形成金属互连线； 在所述金属互连线上形成第一阻挡层； 对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层； 在所述第一富硅阻挡层上形成第二阻挡层； 对所述第二阻挡层的表面进行硅化处理，形成第二富硅阻挡层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层与第二阻挡层的介电常数不相同。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层与第二阻挡层的介电常数相同。4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的介电常数大于所述第二阻挡层的介电常数。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的材料为氮化硅，第二阻挡层的材料为掺氮的碳化硅。6.如权利要求5所述的半导体器件的制造方法，其特征在于，在所述金属互连线上形成第一阻挡层的步骤包括通过等离子体化学气相沉积的方法形成所述氮化硅。7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法形成所述氮化硅的步骤包括所述等离子体化学气相沉积过程中加载的射频信号的功率小于或等于50W。8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一阻挡层的厚度在30 IOOA的范围内。9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述对所述第一阻挡层的表面进行硅化处理，形成第一富硅阻挡层的步骤包括通过等离子体化学气相沉积的方法进行所述硅化处理。10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括向等离子体化学气相沉积装置通入含硅的反应气体。11.如权利要求10所述的半导体器件的制造方法，其特征在于，所述通过等离子体化学气相沉积的方法进行所述硅化处理的步骤包括所述等离子体化学气相沉积过程中加载的射频信号功率在50 500W的范围内，向等离子体化学气相沉积装置通入的反应气体包括硅烷，通入硅烷的流量在100 lOOOsccm的范围内，等离子体化学气相沉积装置的气压在2 7torr的范围内。12.如权利要求1所述的半导体器件的制造...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：