一种双极电路的制造方法技术

本发明专利技术提供一种双极电路的制造方法，包括在提供的半导体衬底上淀积第一介质层，半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；将接触孔图形及电容窗口图形合并到同一掩膜版上进行刻蚀，在形成的各层次上的第一介质层中形成接触孔，同时在第二类掺杂区上的第一介质层中形成所需的电容窗口；生长二氧化硅层，去净选取的部分电容窗口中的二氧化硅层，再去除淀积的部分氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容。本发明专利技术能缩短发射区退火工艺生产时间，解决特殊电路高低压模块中对电容值及电容耐压的要求以及解决发射区与接触孔光刻对位精度对产品的影响。

【技术实现步骤摘要】

本专利技术属于半导体制造工艺
，尤其涉及。
技术介绍
传统的双极电路工艺采用的制造方法流程结合图1到图8做详细的说明参见图1，形成底层选取 合适的衬底材料21 ;通过氧化、光刻、刻蚀、注入等工艺在所述衬底材料上形成电路所需的N型掺杂埋层22及P型掺杂下隔离23 ;通过外延工艺生成外延层24 ;氧化生成6000人的第一氧化层26，用于对不需掺杂的区域做阻挡；采用光刻、刻蚀工艺在外延层24中形成深磷窗口，通过向深磷窗口进行磷扩散掺杂、退火氧化形成N型掺杂深磷28，用于减少器件电极串联电阻；再在外延层24中形成上隔离窗口，通过向上隔离窗口进行铜扩散掺杂、退火氧化形成P型掺杂上隔离25，形成上隔离25与下隔离23相连接的完整的隔离结构，在形成深磷和上隔离后所处的深磷窗口和上隔离窗口又重新会生长薄层的第二氧化层；参见图2，完成两步扩散掺杂后采用一定浓度的氢氟酸溶液漂洗(体积比为HF H20 = I 8)去净第一氧化层26和第二氧化层；参见图3，氧化生长800人的第三氧化层27(图中未示)，用于注入牺牲层，通过光刻、注入、扩散、退火等工艺在外延层24中形成多个第一类P型掺杂区271和第二类P型掺杂区272，并去除多余的第三氧化层27，第一类P型掺杂区71在后续工艺可形成NPN晶体管基区或PNP晶体管集电区与发射区，第二类P型掺杂区272在后续工艺可形成电阻及电容器件。参见图4，在所述底层上淀积的底层氧化硅薄膜中分步形成电容窗口和NPN晶体管的引线孔为例通过注入对晶体管的发射区216进行掺杂；采用化学气相淀积的方式生成底层氧化硅薄膜29，作为引线孔的介质材料；参见图5，在H2/02气氛下通过低温退火对淀积的底层氧化硅薄膜进行增密；完成底层氧化硅薄膜的增密后，接着通过光刻、刻蚀等工艺完成电容窗口 211刻蚀；参见图6，然后在电容窗口 211及底层氧化硅薄膜29上淀积完电容介质材料214(电容介质材料为氮化娃层,或在生长氮化娃层之间先生长二氧化娃层)；淀积完电容介质材料后，采用光刻、刻蚀等工艺将电容窗口外的区域电容介质材料214去除，保留所述电容窗口内电容介质材料214，用于电容介质层；接着通过扩散炉对发射区进行发射区退火工艺得到满足产品功能的晶体管放大参数；参见图7，然后再通过光刻、刻蚀等工艺再在底层氧化硅薄膜上做引线孔210 ;参见图8，利用金属布线工艺、钝化及压点工艺形成完整的电路芯片。传统的双极电路中，电容器件采用低压化学气相淀积的方式生成氮化硅或采用低温干氧生长致密的氧化层，也可采用氮化硅和二氧化硅的复合结构作为电容介质材料。采用常规的工艺制作方法，只形成一种电容器件，无法满足一些特殊产品对高低压模块中不同电容值及耐压的要求。双极电路中大量使用的器件是晶体管，其电路功能会受晶体管电学参数影响(例如特征NPN晶体管放大系数、三极管集电极开路BVebo耐压、三极管发射极开路BVceo耐压等参数)，尤其是放大系数，电路会对该参数有具体的规范要求。因晶体管放大参数会随着基区及发射区注入浓度及退火结深的变化而发生变化，为满足电路对放大系数的要求，在发射区退火加工时会先安排加工先行片退火，先行片退火完成后需在发射区增加一道光刻、刻蚀流程来形成接触孔，完成接触孔工艺后才能测试晶体管放大系数来确认同批次其他芯片适合的退火条件。因此，这个先行片流程会增加光刻层次，限制流水进度。由于双极电路工艺中使用到的光刻机是通过光学系统将掩膜版 上的图形精确地投影曝光到涂过光刻胶的硅片上的。电路版图设计时会按一套基本的设计规则进行规定掩膜版图形及所需尺寸，将规定参数线宽、线间距、接触孔尺寸和电路版图上图形间距。每层图形都有特殊的功能，存在固定的尺寸及容差规定，通过光刻工艺将这些图形彼此套准形成电路过程中会存在工艺上的套准容差，若套准偏差超过图形的容差，势必会影响电路参数。NPN晶体管的发射区与接触孔两个层次对位出现偏差会导致发射区与基区短路，导致电性不良。
技术实现思路
本专利技术的目的是提供，以优化传统双极电路工艺制造流程上的不足，缩短发射区退火工艺生产时间，解决某些特殊电路高低压模块中对电容值及电容耐压的要求，以及解决发射区与接触孔光刻对位精度对产品的影响。为了解决上述问题，本专利技术提供，包括在提供的半导体衬底上淀积第一介质层，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；将接触孔图形及电容窗口图形合并到同一掩膜版上，以所述掩膜版为掩模进行刻蚀工艺，在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中形成接触孔，并同时在所述第二类掺杂区上的第一介质层中形成所需的电容窗口；生长二氧化硅层，去净选取的部分所述电容窗口中的二氧化硅层后，淀积氮化硅层，采用干法刻蚀去除部分所述氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容。进一步的，在所述第一类掺杂区内对准一所述接触孔的部位形成发射区。进一步的，所述发射区包孔为所述发射区与其对准的接触孔孔底边缘的横向间距，所述发射区包孔的特征尺寸为O. 3um O. 5um。进一步的，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离的步骤如下提供一衬底；在所述衬底上形成多个的埋层以及下隔离；通过外延工艺生长外延层，所述外延层覆盖住衬底、埋层以及下隔离·；在所述外延层中形成与所述下隔离相连接的上隔离、分别位于不同埋层上的第一类掺杂区和第二类掺杂区、以及与第一类掺杂区下方对应的埋层相连接的深磷。优选的，所述衬底采用的是硅材料。优选的，所述二氧化硅层的厚度为150 A、350A。进一步的，所述不同电容的结构为具有不同的电容介质、电容介质厚度及电容介质面积。进一步的，所述电容介质为所述氮化硅层，或所述电容介质为二氧化硅层和氮化娃层组合的复合介质。进一步的，所述电容介质系数的大小通过调整复合介质中的各层的厚度实现。进一步的，采用干法刻蚀去除部分所述氮化硅层后，所述接触孔内的二氧化硅层的厚度为100/1。进一步的，所述双极电路的制造方法，还包括采用两步溅射法在所述接触孔和电容窗口内的氮化硅上形成金属层后，再完成钝化工艺。优选的，所述两步溅射法的步骤如下先溅射下层金属，下层金属的成分为铝硅合金；再溅射顶层金属，顶层金属的成分为铝硅铜合金。 进一步的，从所述金属层上分别引出晶体管或电容的各电极。为了达到本专利技术的另一目的，还提供一种双极二极管，包括一半导体衬底，所述半导体衬底的外延层中有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；淀积在所述半导体衬底上的第一介质层；分别形成在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中的接触孔，以及形成在所述第二类掺杂区上的第一介质层中所需的电容窗口 ；氮化硅层，形成在一部分所需的电容窗口中；二氧化硅层和氮化硅层，由下至上形成在另一部分所需的电容窗口中；发射区，形成在所述第一类掺杂区内对准一所述接触孔的部位。由上述技术方案可见，本专利技术提供，与传统的双极集成电路在工艺制造方法相比，本专利技术具有以下优点通过调整电容窗口、接触孔及发射区工艺的时序，将接触孔及电容窗口光刻图形合并在同一光刻版，以同时形成接触孔和电容窗口，实现工艺简化；因减少了先行片流程中接触孔工艺流程，缩短发射区退火工艺这个步骤本文档来自技高网...

【技术保护点】
一种双极电路的制造方法，包括：在提供的半导体衬底上淀积第一介质层，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离；将接触孔图形及电容窗口图形合并到同一掩膜版上，以所述掩膜版为掩模进行刻蚀工艺，在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中形成接触孔，并同时在所述第二类掺杂区上的第一介质层中形成所需的电容窗口；生长二氧化硅层，去净选取的部分所述电容窗口中的二氧化硅层后，淀积氮化硅层，采用干法刻蚀去除部分所述氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容。

【技术特征摘要】
1.一种双极电路的制造方法，包括 在提供的半导体衬底上淀积第一介质层，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离； 将接触孔图形及电容窗口图形合并到同一掩膜版上，以所述掩膜版为掩模进行刻蚀工艺，在所述深磷、第一类掺杂区、第二类掺杂区和上隔离上的第一介质层中形成接触孔，并同时在所述第二类掺杂区上的第一介质层中形成所需的电容窗口； 生长二氧化硅层，去净选取的部分所述电容窗口中的二氧化硅层后，淀积氮化硅层，采用干法刻蚀去除部分所述氮化硅层，以保留所需的电容窗口内的氮化硅层，形成不同电容。2.如权利要求1所述的制造方法，其特征在于，在所述第一类掺杂区内对准一所述接触孔的部位形成发射区。3.如权利要求2所述的制造方法，其特征在于，所述发射区包孔为所述发射区与其对准的接触孔孔底边缘的横向间距，所述发射区包孔的特征尺寸为0. 3um 0. 5um。4.如权利要求1所述的制造方法，其特征在于，所述半导体衬底的外延层中形成有掺杂的深磷、第一类掺杂区、第二类掺杂区和上隔离的步骤如下 提供一衬底； 在所述衬底上形成多个的埋层以及下隔离； 通过外延工艺生长外延层，所述外延层覆盖住衬底、埋层以及下隔离； 在所述外延层中形成与所述下隔离相连接的上隔离、分别...

【专利技术属性】
技术研发人员：张佼佼，李小锋，杨彦涛，肖金平，王铎，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：