半导体的接触孔结构及其制作方法技术

本发明专利技术公开了一种半导体接触孔结构及其形成方法，所述形成方法包括：提供一半导体基底，其内具有至少一导电区域；在基底上沉积两层不同刻蚀率的介质材料以形成介质层；在所述介质层上形成光刻胶的接触孔图案，并通过刻蚀在所述介质层中形成接触孔或通孔的形状；去除所述光刻胶。该方法通过沉积两层刻蚀率不同的介质层，其中上面一层的刻蚀率要低于下面一层，由于下面一层材料产生的聚合物更多，堆积下来会形成斜面，于是在下面一层材料中产生倒梯形结构，使得与导电区域接触处的通孔面积变小，从而减小了与导电区域错开的几率。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种半导体接触孔结构及其制作方法。
技术介绍
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，大规模集成电路的布线更为复杂，两层以上的多层金属互连技术广泛使用。因此，用来连接器件的接触孔或者层间连接的通孔是多层互连中非常关键的一种结构。 它们的好坏直接影响器件的特性以及产品的成品率。制作接触孔或通孔的关键步骤在于孔的刻蚀，就是在两层互连金属线或者电性掺杂区域与上层金属之间的层间膜内刻蚀出一系列通孔的过程。在通孔里面填入用于两层金属线间的互连金属，通过这些金属线才把成千上万的晶体管连成具有一定功能的器件回路。这个过程中，上下两层金属线通过通孔的对准非常关键，它直接影响到上下两层电连接的质量。当通孔与下层金属线或有源区未完全对准或出现错位的情形下(常常出现在光刻和刻蚀工艺)，严重时会导致通孔之间断路或其他副作用，导致产品成品率降低。当通孔尺寸较大时或电学规则不严的情况下，这种问题还不太严重；但通孔尺寸较小时，比如O. 18 微米或以下的工艺技术，通孔电阻的电学规则较严，通孔之间的距离很短，如果通孔和下层的金属线本文档来自技高网...

【技术保护点】
一种制作半导体接触孔结构的方法，其特征在于，包括：提供半导体基底，其内设置有导电区域；在所述半导体基底上依次形成第一、二介质层；形成掩膜，所述掩膜在对应所述导电区域处形成有缺口；利用所述掩膜刻蚀所述第二介质层、第一介质层，以在所述第一、二介质层内形成与所述导电区域相连的通孔，其中，所述第一介质层内通孔的宽度小于所述第二介质层内通孔的宽度。

【技术特征摘要】
1.一种制作半导体接触孔结构的方法，其特征在于，包括提供半导体基底，其内设置有导电区域；在所述半导体基底上依次形成第一、二介质层；形成掩膜，所述掩膜在对应所述导电区域处形成有缺口 ；利用所述掩膜刻蚀所述第二介质层、第一介质层，以在所述第一、二介质层内形成与所述导电区域相连的通孔，其中，所述第一介质层内通孔的宽度小于所述第二介质层内通孔的宽度。2.如权利要求1所述的方法，其特征在于，刻蚀所述第二介质层、第一介质层后，另包括去除所述掩膜；在所述通孔内填充导电材料。3.如权利要求2所述的方法，其特征在于，所述导电材料为钨或铜。4.如权利要求3所述的方法，其特征在于，在所述通孔内填充导电材料之前，所述方法另包括在所述通孔底部和侧墙沉积阻挡层的步骤，所述阻挡层的材料为TaN或CuMn。5.如权利要求1所述的方法，其特征在于，在所述刻蚀中，第一介质层和第二介质层的刻蚀比范围为3到5。6.如权利要求1所述的方法，其特征在于，所述第一介质层/第二介质层的材料组合是等离子增强氧化硅/富硅氧化物、氮化硅/掺氮碳化硅、低介电常数氧化硅/等离子增强氧化硅中的一种。7.如权利要求1所述的方法，其特征在于，所述第一介质层内的通孔的截面形状为上宽下窄的梯形。8.如权利要求1所述的方法，其特征在于，所述掩膜...

【专利技术属性】
技术研发人员：周俊卿，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：