用于功率半导体装置的边缘终端结构制造方法及图纸

本发明专利技术提供了一种用于功率半导体装置的边缘终端结构。该功率半导体装置（或功率装置）包括：在其上具有外延层的基板；形成在该外延层中的基本上平行的有源沟槽阵列，其中该有源沟槽包括具有绝缘栅极导电层的晶体管结构；在有源沟槽附近的超结或屏蔽区域；在有源沟槽周围的外围沟槽；以及在外延层的上表面内的源极接触区域，其中，栅极导电层在超结或屏蔽区域的上方并在周围的外围沟槽的上方延伸。这样的构造允许在包含PN超结结构的功率MOSFET装置中以宽范围的击穿电压使用该边缘终端结构。描述了其他实施方式。

【技术实现步骤摘要】

本申请通常涉及半导体装置和用于制造这样的装置的方法。更特别地，本申请描述了用于功率半导体装置(功率半导体器件)的边缘终端结构(edge terminationstructures)和用于制造这样的结构的方法。
技术介绍
在很多种电子设备中都使用包含集成电路(IC)或分立器件的半导体装置。IC装置(或芯片，或分立器件)包括已在半导体材料的基板的表面中制造的小型电路。该电路由许多重叠层组成，包括，包含可扩散到基板中的掺杂剂的层(叫做扩散层)，或包含植入基板中的离子的层(植入层)。其他层是导体(多晶硅或金属层)，或导电层之间的连接(通路(通孔)或接触层)。可在使用许多步骤的组合的逐层エ艺中制造IC装置或分立器件，包括生长层、成像、沉积、蚀刻、掺杂和清洁。典型地，使用硅片作为基板，并利用光刻法将基板的不同区域标记为是掺杂的，或沉积并限定多晶硅、绝缘体或金属层。功率半导体装置通常在电路中用作开关或整流器。当与电路板连接时，其可在很多设备中使用，包括汽车用电子设备、磁盘驱动器和电源。可在已在基板中产生的沟槽中形成一些功率半导体装置。使沟槽结构吸引人的ー个特征是，电流垂直地流过沟槽中的装置的通道。这允许比电流水平地流过通道然后垂直地流过漏极的其他半导体装置更高的単元和/或电流通道密度。更大的单元和/或电流通道密度通常意味着在每单位面积的基板中可以制造更多装置和/或电流通道，从而增加功率半导体装置的电流密度。
技术实现思路
本申请描述了 用于功率半导体装置的边缘终端结构和用于制造这样的结构的方法。功率半导体装置(或功率装置)包括在其上具有外延层的基板；形成在外延层中的基本上平行的有源沟槽阵列(ー排形成在外延层中的基本上平行的有源沟槽)，其中所述有源沟槽包括具有绝缘栅极导电层的晶体管结构；有源沟槽附近的超结或屏蔽区域(super junction or shielded region);有源沟槽周围的外围沟槽(peripheral trench)；以及外延层的上表面内的源极接触区域，其中，栅极导电层在超结或屏蔽区域的上方并在周围外围沟槽的上方延伸。这样的构造允许在包含PN超结结构的功率MOSFET装置中以宽范围的击穿电压使用边缘终端结构。附图说明按照附图，可更好地理解以下描述，其中图1示出了用于制造包含基板和外延(或“印i”)层的半导体结构的方法的ー些实施方式，其中在外延层的上表面上具有掩模；图2示出了用于制造包括两个沟槽结构的半导体结构的方法的一些实施方式；图3至图4示出了用于制造具有形成于沟槽中和沟槽上的氧化物层的半导体结构的方法的一些实施方式；图5示出了用于制造具有形成于沟槽中的栅极导体的半导体结构的方法的ー些实施方式；图6示出了用于制造具有形成于外延层中的P区域的半导体结构的方法的ー些实施方式；图7A、图7B和图8示出了用于制造具有有源沟槽和外围沟槽的半导体结构的方法的一些实施方式；图9和图10示出了图8所示的半导体结构的ー些横截面图；图11示出了包含过渡点和源极接触区域的半导体结构；图12示出了包含终端结构的平面半导体结构的ー些实施方式。附图示出了半导体装置和用于制造这种装置的方法的具体方面。与以下描述ー起，附图示出并说明了该方法和通过这些方法制造的结构的原理。在图中，为了清楚起见，放大了层和区域的厚度。不同附图中的相同的參考数字代表相同的元件，因此，将不再重复其描述。如在这里使用的术语“在…之上”、“附接至…….”或“与…耦接(接合)”，ー个物体(例如，材料、层、基板等)可在另一物体之上，附接至另一物体，或与另一物体耦接，不管该物体是直接在另ー物体之上，附接至另一物体，或与另一物体耦接，还是在该物体和另一物体之间存在一个或多个插入的物体(中介物体)。而且，如果提供的话，方向(例如，在…上方、在…下方、顶部、底部、侧面、向上、向下、在…之下、在…之上、上、下、水平的、垂直的、“x”、“y”、“z”等)是相对的，并且仅通过实例提供，并且，是为了易于说明和讨论，而不是限制性的。另外，在參考元件(要素)(例如，元件a、b、c)的列表的情况下，这种參考g在包括任何一个所列出的元件(要素)本身，少于所有所列出的元件的任何组合，和/或所有所列出的元件的组合。具体实施例方式以下描述提供了特定细节，以便提供充分的理解。然而，技术人员将理解，可以不采用这些特定细节的情况下实现并使用半导体装置和制造并使用该装置的相关方法。实际上，通过改进所示装置可将该半导体装置和相关方法应用于实践中，并且，该半导体装置和相关方法可以与本行业中通常使用的任何其他设备和技术一起使用。例如，虽然说明书涉及沟槽MOSFET装置，但是，可对形成在沟槽中的其他半导体装置进行改迸，例如，静电感应晶体管(SIT)装置、 静电感应晶闸管(SITh)装置、IGBT装置、BJT装置、BSIT装置、JFET装置和晶闸管装置。在图1至图11中示出了用于功率半导体装置的边缘终端结构和用于制造这种结构的方法的一些实施方式。这些实施方式可用于许多功率半导体装置，包括这里描述的那些。而且，这些边缘终端结构可以与在美国专利申请号12/841，774、12/707，323和12/629，232中描述的包含超结结构的那些半导体装置一起使用，将这些专利的全部公开内容结合于此以供參考。在一些实施方式中，如图1所示，当首先提供半导体基板105时，该方法开始。可在本专利技术中使用本领域已知的任何基板。适当的基板包括硅片、外延Si层、粘结晶片，例如在绝缘体上的硅结构(SOI)技术中使用的，和/或非晶硅层，所有这些可以是掺杂的或未掺杂的。而且，可使用任何其他用于电子装置中的半导体材料，包括Ge、SiGe、SiC、GaN、GaAs、InxGayAsz、AlxGayAsz，和/或任何纯半导体或化合物半导体，例如II1-V或I1-VI及其变体。在一些实施方式中，可用任何n型掺杂剂使基板105重掺杂。在一些实施方式中，基板105包括一个或多个位于其上表面上的外延(印i) Si层(分别或共同示出为外延层110)。例如，在基板105和外延层110之间可以存在轻掺杂的p外延层。可以使用本领域任何已知的方法，包括任何已知的外延沉积方法，提供ー个或多个外延层110。可以用p型掺杂剂使ー个或多个外延层轻掺杂。接下来，如图2所示，可以在外延层110中形成第一沟槽结构120 (或有源沟槽)。第一沟槽120的底部可以到达外延层110或基板105中的任何地方。可以通过任何已知的方法来形成第一沟槽结构120。在一些实施方式中，可以在外延层110的上表面上形成掩模115。可以通过首先沉积ー层期望的掩模材料，然后利用光刻法和蚀刻处理使其形成图案，来形成掩模115，从而对掩模115形成期望的图案。在完成用来产生沟槽120的蚀刻处理之后，已在相邻沟槽120之间形成台式晶体管结构(mesa structure) 112。然后，可以通过任何已知的方法来蚀刻外延层110，直到第一沟槽120已在外延层110 (或基板105)中达到期望的深度和宽度为止。可以控制沟槽120的深度和宽度，以及宽度与深度的纵横比，使得，由此之后沉积的氧化物层适当地填充沟槽并避免形成空穴。在一些实施方式中，第一沟槽结构120的深度可以在约0.1到约IOOii本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体基板，在所述半导体基板上具有外延层；基本上平行的有源沟槽阵列，形成在所述外延层中，所述沟槽包括具有绝缘栅极导电层的晶体管结构；超结或屏蔽区域，位于所述有源沟槽附近；外围沟槽，位于所述有源沟槽周围，所述外围沟槽包含介电材料、绝缘体、半绝缘体、导体、或它们的组合；以及源极接触区域，位于所述外延层的上表面内；其中，所述栅极导电层在所述超结或屏蔽区域的上方并在周围的外围沟槽的上方延伸。

【技术特征摘要】
2011.10.06 US 13/267,7121.一种半导体结构,包括 半导体基板，在所述半导体基板上具有外延层； 基本上平行的有源沟槽阵列，形成在所述外延层中，所述沟槽包括具有绝缘栅极导电层的晶体管结构； 超结或屏蔽区域，位于所述有源沟槽附近； 外围沟槽，位于所述有源沟槽周围，所述外围沟槽包含介电材料、绝缘体、半绝缘体、导体、或它们的组合；以及 源极接触区域，位于所述外延层的上表面内； 其中，所述栅极导电层在所述超结或屏蔽区域的上方并在周围的外围沟槽的上方延伸。2.根据权利要求1所述的结构，其中，所述外围沟槽比所述有源沟槽阵列深。3.根据权利要求1所述的结构，进一步包括多个外围沟槽。4.根据权利要求3所述的结构，进一步包括可达50个外围沟槽。5.根据权利要求1所述的结构，其中，线沟槽阵列的端部与所述外围沟槽之间的间隙的范围可达约1000 μ m。6.根据权利要求5所述的结构，其中，所述间隙的范围可达约ΙΟμπι。7.根据权利要求1所述的结构，其中，所述外围沟槽包括与所述有源沟槽的端部邻接的突出部。8.—种功率半导体装置，包括 半导体基板，用第一导电类型的掺杂剂重掺杂； 在所述基板上的外延层，用第一导电类型的掺杂剂对所述外延层进行轻掺杂； 基本上平行的有源沟槽阵列，形成在所述外延层中，所述沟槽包括在所述沟槽的底部和侧壁上的第一绝缘层、形成在所述第一绝缘层上的栅极导电层、以及在所述栅极导电层上方的第二绝缘层，其中，已用第二导电类型的掺杂剂掺杂所述有源沟槽的两侧，从而形成超结结构； 外围沟槽，位于所述有源沟槽的周围； 源极接触区域，位于所述外延层的上表面内；以及 漏极，位于所述基板的底部上； 其中，所述栅极导电层在所述超结区域的上方并在周围的外围沟槽的上方延伸。9.根据权利要求8所述...

【专利技术属性】
技术研发人员：金洙丘，约瑟夫·安德鲁·叶季纳科，何宜修，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：