LDMOS器件及其制造方法技术

本申请公开了一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方；所述第一导电类型、第二导电类型分别是p型、n型；或者相反。在一个实施例中，所述外延漂移区的上表面呈水平状。在另一个实施例中，所述外延漂移区的上表面呈阶梯状，且在从沟道到漏端的方向上该外延层的厚度单调递减。本申请还公开了所述LDMOS器件的制造方法。所述漂移区和外延漂移区共同构成了LDMOS器件的工作漂移区，由于工作漂移区靠近沟道一侧的厚度有增加，有效地降低了LDMOS器件的导通电阻，并可获得较高的击穿电压。

【技术实现步骤摘要】
LDMOS器件及其制造方法
本申请涉及一种半导体集成电路器件,特别是涉及LDMOS (Laterally Diffused M0S，横向扩散MOS晶体管)器件。
技术介绍
LDMOS器件经常被用作功率开关器件。请参阅图1，这是一种现有的η型LDMOS器件的示意图。在P型衬底(或外延层)10中具有横向相邻的P型掺杂区11和η型漂移区12。 η型漂移区12的上表面呈水平状。在P型掺杂区11的中间位置具有η型重掺杂源端19。 栅氧化层13的一端在η型漂移区12之上，另一端在η型重掺杂源端19之上，中间部分在 P型掺杂区11之上。栅氧化层13之上具有栅极14。栅氧化层13和栅极14的两侧具有侧墙15。在η型漂移区12远离P型掺杂区11的一端具有η型重掺杂漏端20。在ρ型掺杂区11远离η型漂移区12的一端具有ρ型重掺杂沟道引出端21。栅氧化层13下方的ρ型掺杂区11是器件的沟道。如果在图1a的基础上增加一个η阱，该η阱在ρ型衬底(或外延层)10中，而η型掺杂区11’和P型漂移区12’均在该新增加的η阱中，其余各部分结构相同，但掺杂类型相反，则为非沟道隔离型的P型LDMOS器件。上述LDMOS器件是非沟道隔离型的，还有一类沟道隔离型的LDMOS器件。如果在图1a的基础上增加一个η阱，该η阱在ρ型衬底(或外延层)10中，而ρ型掺杂区11和η 型漂移区12均在该新增加的η阱中，其余各部分结构相同，掺杂类型也相同，则为沟道隔离型的η型LDMOS器件。为了减小功耗，需要LDMOS器件具有尽可能低的导通电阻。因此在器件设计时总是尽可能地减小漂移区的长度(图1a中的尺寸Α)、和/或提高漂移区的掺杂浓度，以降低漂移区的串联电阻。LDMOS器件都是高压器件，击穿电压是其重要的特性参数。为了提高击穿电压，需要LDMOS器件尽可能具有较大的漂移区长度和较低的漂移区掺杂浓度。显然， LDMOS器件的导通电阻和击穿电压是一对需要平衡的技术指标，现有的LDMOS器件难以兼顾。
技术实现思路
本申请所要解决的技术问题是提供一种全新结构的LDMOS器件，可以同时取得较低的导通电阻和较高的击穿电压。为解决上述技术问题，本申请LDMOS器件在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方；所述第一导电类型、第二导电类型分别是ρ型、η型；或者相反。在一个实施例中，所述外延漂移区的上表面呈水平状。在另一个实施例中，所述外延漂移区的上表面呈阶梯状，且在从沟道到漏端的方向上该外延层的厚度单调递减(不是严格单调递减)。在两个实施例中，外延漂移区均可以是一块或多块。当具有多块外延漂移区时，它们之间可以紧挨着，也可以相距一段距离。所述外延漂移区如果是η型掺杂，杂质优选为砷或磷；如果是P型掺杂，杂质优选为硼。所述外延漂移区的掺杂浓度为漂移区的掺杂浓度的O. 5倍 2倍。所述外延漂移区的厚度为漂移区厚度的O.1倍 I倍。本申请所述的LDMOS器件的制造方法包括如下步骤第I步，在第一导电类型的衬底中采用离子注入工艺形成横向相邻的第一导电类型的掺杂区和第二导电类型的漂移区；第2步，在硅片上形成栅氧化层及其上的多晶硅栅极，栅氧化层横跨掺杂区和漂移区的分界线；第3步，在栅氧化层和多晶硅栅极的两侧形成侧墙；在掺杂区的中间位置形成第二导电类型的重掺杂源端，重掺杂源端与漂移区之间且紧挨栅氧化层的那部分掺杂区就是LDMOS器件的沟道；在漂移区远离栅氧化层的那一端形成第二导电类型的重掺杂漏端；在掺杂区中远离栅氧化层的那一端形成第一导电类型的重掺杂沟道引出端；第4步，在硅片表面淀积一层介质层，然后采用光刻工艺在所述漂移区靠近侧墙处暴露出外延窗口，并在该外延窗口中以外延和原位掺杂工艺生长出第二导电类型的外延漂移区，最后去除介质层；所述第一导电类型、第二导电类型分别是ρ型、η型；或者相反。上述方法第4步适用于形成上表面水平的外延层。如果是上表面呈阶梯状的外延层，上述方法第4步改为第4a步，在硅片表面淀积第η介质层，然后采用光刻工艺在所述漂移区靠近侧墙处暴露出第η外延窗口，并在该第η外延窗口中以外延和原位掺杂工艺生长出第η外延漂移区，最后去除第η介质层；所述η为自然数；重复第4a步I次至多次，每次所形成的外延漂移区均在上一次所形成的外延漂移区的旁边，可以是紧挨着或相距一段距离。本申请所述的LDMOS器件中，第二导电类型的漂移区与外延漂移区共同作为 LDMOS器件在工作时的漂移区。该工作漂移区的厚度在沟道到漏端的方向上单调递减(SP非严格单调递增)，在靠近栅极的易耗尽区域淀积与漂移区导电类型相同的硅外延层。当漏端 加高压时，该工作漂移区仍然可以全部耗尽，这使得LDMOS器件可以承受较高的击穿电压。 外延层优选采用原位(在位)掺杂，可以很好地控制杂质的横向扩散，这样硅外延层中的杂质便不会增加下方漂移区的掺杂浓度，也不会增加器件的碰撞电离。由于工作漂移区靠近沟道一侧的厚度有增加，有效地降低了 LDMOS器件的导通电阻。因此，本申请的LDMOS器件可同时获得高击穿电压和低导通电阻，器件特性比传统器件有很大的提高。附图说明图1是现有的η型LDMOS器件的垂直剖面示意图2a是本申请的η型LDMOS器件的实施例一的垂直剖面示意图图2b是本申请的ρ型LDMOS器件的实施例一的垂直剖面示意图图3a是本申请的η型LDMOS器件的实施例二的垂直剖面示意图图3b是本申请的ρ型LDMOS器件的实施例二的垂直剖面示意图图4a至图4f是本申请的η型LDMOS器件的实施例二的制造方法示意图。图中附图标记说明10为ρ型硅衬底(或外延层)；11为ρ型沟道；11’为η型沟道；12为η型漂移区； 12’为ρ型漂移区；13为栅氧化层；14为多晶硅栅极；15为侧墙；16为第一介质层；17为第二介质层；18为第三介质层；19为η型重掺杂源端；19’为ρ型重掺杂源端；20为η型重掺杂漏端；20’为ρ型重掺杂漏端；21为ρ型重掺杂沟道引出端；21’为η型重掺杂沟道引出区；80为η型外延漂移区；80’为ρ型外延漂移区；81为η型第一外延漂移区；81’为ρ型第一外延漂移区；82为η型第二外延漂移区；82’为ρ型第二外延漂移区；83为η型第三外延漂移区；83’为ρ型第三外延漂移区；90为η阱。具体实施方式请参阅·图2a，这是本申请的非沟道隔离型的η型LDMOS器件的实施例一。在P型衬底(或外延层)10中具有横向相邻的P型掺杂区11和η型漂移区12。η型漂移区12的上表面呈水平状。在P型掺杂区11的中间位置具有η型重掺杂源端19。栅氧化层13的一端在η型漂移区12之上，另一端在η型重掺杂源端19之上，中间部分在ρ型掺杂区11之上。栅氧化层13之上具有栅极14。栅氧化层13和栅极14的两侧具有侧墙15。在η型漂移区12远离ρ型掺杂区11的一端具有η型重掺杂漏端20。在ρ型掺杂区11远离η型漂移区12的一端具有ρ型重掺杂沟道引出端21。栅氧化层13下方的ρ型掺杂区11是器件的沟道。其与现有的LDMOS器件的区别仅在于在η型漂移区12之上具有一块η型外延漂移区80，所述η型外延漂移区80的上表面水平，所述η型外延漂移区80本文档来自技高网...

【技术保护点】
一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，其特征是，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方；所述第一导电类型、第二导电类型分别是p型、n型；或者相反。

【技术特征摘要】
1.一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，其特征是，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方； 所述第一导电类型、第二导电类型分别是P型、η型；或者相反。2.根据权利要求1所述的LDMOS器件，其特征是，所述外延漂移区的上表面呈水平状。3.根据权利要求1所述的LDMOS器件，其特征是，所述外延漂移区的上表面呈阶梯状，且在从沟道到漏端的方向上该外延层的厚度单调递减。4.根据权利要求2或3所述的LDMOS器件，其特征是，所述外延漂移区为一块或多块；当具有多块外延漂移区时，它们之间或者紧挨着，或者相距一段距离。5.根据权利要求1所述的LDMOS器件，其特征是，所述外延漂移区的掺杂浓度为漂移区的掺杂浓度的O. 5倍 2倍。6.根据权利要求1所述的LDMOS器件，其特征是，所述外延漂移区的厚度为漂移区厚度的O.1倍 I倍。7.如权利要求1所述的LDMOS器件的制造方法，其特征是，包括如下步骤 第I步，在第一导电类型的衬底中采用离子注入工艺形成横向相邻的第一导电类型的掺杂区和第二导电类型的漂移区； 第2步，在硅片上形成栅氧化层及其上的多晶硅栅极，栅氧化层横跨掺杂区和漂移区的分界线； 第3步，在栅氧化层和多晶硅栅极的两侧形成侧墙； 在掺杂区的中间位置形成第二导电类型的重掺杂源端，重掺杂源端与漂移区之间且紧挨栅氧化层的那部分掺杂区就是LDMO...

【专利技术属性】
技术研发人员：钱文生，李娟娟，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：