【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路中半导体エ艺方法。
技术介绍
在现今的半导体应用中已出现了越来越多的需使用深沟槽结构来实现功能的器件,而对于ー些特殊器件,如光分路器等,会在硅片上同时存在一些开ロ尺寸不一的深沟槽,开ロ尺寸从0.8微米到100微米,深度从2微米至10微米。高宽比变化很大,从0.02至IJ12. 5。此类器件的不同尺寸的深沟槽不但需要将其填充完满,不留空洞,而且由于填充薄膜较传统エ艺更厚,从2微米 5微米不等,会使用化学机械研磨的方式来保证开不等ロ尺寸不等的深沟槽的面内填充均一性。因此,对于薄膜沉积和化学机械研磨,都会具有较大的挑战和难度。传统方法是采用化学气相沉积(CVD)的方式将沟槽填满,若深宽比较大,会采用回刻的方式(etch back)将沟槽顶部的开ロ放大,然后继续填充,但是对于大开ロ的深沟槽,则会导致底部同时被刻蚀,因此导致无法填充大开ロ沟槽。
技术实现思路
本专利技术所要解决的技术问题是提供一种,它可以降低大高宽比的深沟槽的填充难度,同时又可保证大开ロ的沟槽里的填充物不被去除,エ艺简单,效果明显。为了解决以上技术问题,本专利技术提供了一种,包括以下步骤步骤一、在硅基板上淀积ー层或数层氧化膜或氮化膜的组合体,作为阻挡层;步骤ニ、淀积光刻胶,显影后刻蚀氧化膜或氮化膜的组合体,露出后续流程需要刻蚀深沟槽的硅衬底;步骤三、去除光刻胶,然后利用氧化膜或氮化膜的组合体作为阻挡层,刻蚀出具有不同深宽比的深沟槽的图形;步骤四、在硅片上淀积ー层台阶覆盖能力较好的氧化膜;步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除,从而降低深沟槽的深宽 ...
【技术保护点】
一种同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,包括以下步骤:步骤一、在硅基板上淀积一层或数层氧化膜或氮化膜的组合体,作为阻挡层;步骤二、淀积光刻胶,显影后刻蚀氧化膜或氮化膜的组合体,露出后续流程需要刻蚀深沟槽的硅衬底;步骤三、去除光刻胶,然后利用氧化膜或氮化膜的组合体作为阻挡层,刻蚀出具有不同深宽比的深沟槽的图形;步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜;步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除,从而降低深沟槽的深宽比;步骤六、进行连续几轮的氧化膜淀积和化学机械研磨,直至将不同尺寸的深沟槽均填满。
【技术特征摘要】
1.一种同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,包括以下步骤 步骤一、在硅基板上淀积一层或数层氧化膜或氮化膜的组合体,作为阻挡层; 步骤二、淀积光刻胶,显影后刻蚀氧化膜或氮化膜的组合体,露出后续流程需要刻蚀深沟槽的硅衬底; 步骤三、去除光刻胶,然后利用氧化膜或氮化膜的组合体作为阻挡层,刻蚀出具有不同深宽比的深沟槽的图形; 步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜; 步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除,从而降低深沟槽的深宽比; 步骤六、进行连续几轮的氧化膜淀积和化学机械研磨,直至将不同尺寸的深沟槽均填满。2.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤一中,所述氧化膜和/或氮化膜的厚度为100(Γ5000埃,其采用LPCVD工艺、或PECVD工艺淀积。3.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤二中,所述氧化膜或氮化膜刻蚀宽度为I 100微米;深度以硅损失小于100埃为优选,所述方法采用干法或湿法刻蚀工艺。4.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法,其特征在于,步骤三中,深沟槽由干法刻蚀方法产生,深度为flOO微米,深沟槽宽度为f 10微米。5.如权利要求1所...
【专利技术属性】
技术研发人员:刘继全,钱志刚,成鑫华,
申请(专利权)人:上海华虹NEC电子有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。