半导体集成器件形成方法技术

一种半导体集成器件形成方法，在第一区域的掩膜层内形成第一开口，在第二区域的掩膜层内形成第二开口，在第一开口的侧壁形成第一侧墙，在第二开口的侧壁形成第二侧墙，且利用同一形成工艺在第一开口和第二开口内填充满多晶硅，位于第一开口内的多晶硅形成分栅式闪存的字线，位于第二开口的多晶硅形成多晶硅电阻，使得形成分栅式闪存的同时可以形成多晶硅电阻，不用增加额外的工艺，节省了生产工艺成本。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及一种。
技术介绍
随着半导体器件的特征尺寸(⑶，Critical Dimension)变得越来越小,半导体芯片的集成度越来越高，在单位面积上需要形成的器件数量和类型也越来越多，从而对半导体工艺的要求也越来越高。如何合理安排各种不同器件的位置、以及利用各器件制造的共同点来节约半导体工艺步骤和材料成为现在研究的热点。 在半导体器件制造中，多晶硅是一种很常用的导电材料，通常可以用于制作MOS晶体管的栅电极、高阻值多晶硅电阻、闪存的浮栅、控制栅等。公开号为CN101465161A的中国专利文献公开了一种分栅式闪存，具体请参考图1，包括半导体衬底10，位于所述半导体衬底10表面间隔排列的两个存储位单元50，位于所述两个存储位单元50之间的沟槽，位于所述沟槽的侧壁和底部表面的隧穿氧化层70，位于隧穿氧化层70表面且填充满所述沟槽的多晶硅字线40，位于所述半导体衬底10表面的导电插塞20，所述导电插塞20位于所述存储位单元50的两侧。其中，所述存储位单元50包括位于所述半导体衬底10表面的第一层氧化硅层51，位于所述第一层氧化硅层51表面的第一多晶娃浮栅52,位于所述第一多晶娃浮栅52表面的第二层氧化娃层53,位于所述第二层氧化娃层53表面的第一多晶娃控制栅54,覆盖所述第一层氧化娃层51、第一多晶娃浮栅52、第二层氧化娃层53、第一多晶娃控制栅54的氧化娃侧墙55。目前，所述分栅式闪存与多晶硅电阻是分开制造的，即先在指定区域内形成分栅式闪存后，再在所述分栅式闪存表面形成掩膜层，然后在其他区域形成多晶硅电阻。但所述形成工艺的集成度较低，工艺步骤较多。
技术实现思路
本专利技术解决的问题是提供一种，利用形成分栅式闪存中的多晶硅字线的同时形成多晶硅电阻，并且利用形成MOS晶体管栅极结构的工艺同时形成金属硅电阻的硅化物阻止层，从而大大节约了工艺成本，缩短了工艺周期。为解决上述问题，本专利技术技术方案提供了一种，包括提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域，所述第一区域的半导体衬底表面形成有第一绝缘材料层，所述第一绝缘材料层表面形成有浮栅材料层，所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，所述第二区域的半导体衬底表面形成有隔离层；在所述第一区域的控制栅材料层表面和第二区域的隔离层表面形成具有开口的掩膜层，其中，位于第一区域的开口为第一开口，位于第二区域的开口为第二开口 ；在所述第一开口的侧壁形成第一侧墙，在所述第二开口的侧壁形成第二侧墙；对所述第一开口暴露出来的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层进行刻蚀；利用同一形成工艺在所述第一开口、第二开口底部和侧壁表面形成第一氧化层，且在所述第一开口、第二开口内填充满多晶硅，其中第一开口内的多晶硅形成字线，第二开口内的多晶硅形成多晶硅电阻；去除所述掩膜层和被掩膜层覆盖的位于第一区域的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，直至暴露出半导体衬底，在第一区域形成分栅式闪存。可选的，还包括在所述多晶硅电阻表面形成第三绝缘层，所述第三绝缘层的两端暴露出多晶娃电阻表面，在所述暴露出的多晶娃电阻表面形成金属娃化物和导电插塞。可选的，还包括在所述多晶硅电阻表面形成第四绝缘层，在所述第四绝缘层表面形成第二多晶硅材料层，对所述第一区域和部分第二区域的第二多晶硅材料层、第四绝缘层进行刻蚀，暴露出所述多晶硅电阻的两端，在 所述暴露出的多晶硅电阻表面形成金属硅化物和导电插塞。可选的，所述半导体衬底还包括第三区域，所述第三区域用于形成MOS晶体管，所述第四绝缘层、第二多晶硅材料层与第三区域MOS晶体管的栅极结构中的栅介质层、多晶娃栅电极同时形成。 可选的,在所述暴露出的多晶娃电阻表面形成金属娃化物和导电插塞的同时，在所述分栅式闪存的字线表面形成金属硅化物和导电插塞。可选的，所述第一侧墙和第二侧墙在同一形成工艺中形成。可选的，通过控制第二开口的尺寸和第二侧墙的厚度，控制多晶硅电阻的宽度。可选的，通过控制掩膜层的厚度，控制多晶硅电阻的高度。可选的，所述掩膜层的材料为氮化硅。可选的，所述第一开口、第二开口内的多晶硅掺杂有N型杂质离子或P型杂质离子。可选的，所述第一侧墙、第二侧墙、第一绝缘材料层、第二绝缘材料层的材料为氧化硅。可选的，所述浮栅材料层的材料为多晶硅、氮化硅或金属，所述控制栅材料层的材料为多晶硅或金属。与现有技术相比，本专利技术具有以下优点本专利技术实施例在第一区域的掩膜层内形成第一开口，在第二区域的掩膜层内形成第二开口，在第一开口的侧壁形成第一侧墙，在第二开口的侧壁形成第二侧墙，且利用同一形成工艺在第一开口和第二开口内填充满多晶硅，位于第一开口内的多晶硅形成分栅式闪存的字线，位于第二开口的多晶硅形成多晶硅电阻，使得形成分栅式闪存的同时可以形成多晶硅电阻，不用增加额外的工艺，节省了刻蚀、沉积步骤，并节省了沉积多晶硅的原料的消耗，降低了成本。进一步的，本专利技术实施例在所述多晶硅电阻表面形成第四绝缘层，在所述第四绝缘层表面形成第二多晶硅材料层，所述第二多晶硅材料层和第四绝缘层作为自对准的硅化物阻挡层，且所述第四绝缘层、第二多晶硅材料层与形成MOS晶体管的栅极结构中的栅介质层、多晶硅栅电极同时形成，不需要额外再形成硅化物阻挡层，节省了工艺，提高了工艺集成度。附图说明图1是现有技术的分栅式闪存的结构示意图；图2是本专利技术实施例的的流程示意图；图3至图12是本专利技术实施例的半导体集成器件形成过程的结构示意图。具体实施例方式当利用现有工艺形成分栅式闪存和多晶硅电阻时，所述分栅式闪存与多晶硅电阻是分开制造的，即先在指定区域内形成分栅式闪存后，再在所述分栅式闪存表面形成掩膜层，然后在其他区域形成多晶硅电阻。但由于制作所述分栅式闪存需要沉积多层多晶硅层以用来形成控制栅、浮栅或字线，形成分栅式闪存后将其他区域的所述多层多晶硅层刻蚀掉后，再形成另一层多晶硅层以制作多晶硅电阻，造成了材料的浪费和工艺步骤的增加。 因此，本专利技术实施例提供了一种，在第一开口的侧壁形成第一侧墙，在第二开口的侧壁形成第二侧墙，且利用同一形成工艺在第一开口和第二开口内填充满多晶硅，位于第一开口内的多晶硅形成分栅式闪存的字线，位于第二开口的多晶硅形成多晶硅电阻，使得形成分栅式闪存的同时可以形成多晶硅电阻，不用增加额外的工艺，节省了刻蚀、沉积步骤，并节省了沉积多晶硅的原料的消耗，提高了工艺集成度。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施的限制。本专利技术实施例提供了一种，具体的流程示意图请参考图2,包括步骤S101，提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域，所述第一区域的半导体衬底表面形成有第一绝缘材料层，所述第一绝缘材料层表面形成有浮栅材料层，所述浮栅材料层表面形成有第二绝缘材料层，所述第二绝缘材料层表面形成有控制栅材料层，所述第二区域的半导体衬底表面形成有隔离层；步骤S本文档来自技高网...

【技术保护点】
一种半导体集成器件形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域，所述第一区域的半导体衬底表面形成有第一绝缘材料层，所述第一绝缘材料层表面形成有浮栅材料层，所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，所述第二区域的半导体衬底表面形成有隔离层；在所述第一区域的控制栅材料层表面和第二区域的隔离层表面形成具有开口的掩膜层，其中，位于第一区域的开口为第一开口，位于第二区域的开口为第二开口；在所述第一开口的侧壁形成第一侧墙，在所述第二开口的侧壁形成第二侧墙；对所述第一开口暴露出来的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层进行刻蚀；利用同一形成工艺在所述第一开口、第二开口底部和侧壁表面形成第一氧化层，且在所述第一开口、第二开口内填充满多晶硅，其中第一开口内的多晶硅形成字线，第二开口内的多晶硅形成多晶硅电阻；去除所述掩膜层和被掩膜层覆盖的位于第一区域的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，直至暴露出半导体衬底，在第一区域形成分栅式闪存。

【技术特征摘要】
1.一种半导体集成器件形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域，所述第一区域的半导体衬底表面形成有第一绝缘材料层，所述第一绝缘材料层表面形成有浮栅材料层，所述浮栅材料层表面形成第二绝缘材料层，在所述第二绝缘材料层表面形成控制栅材料层，所述第二区域的半导体衬底表面形成有隔离层； 在所述第一区域的控制栅材料层表面和第二区域的隔离层表面形成具有开口的掩膜层，其中，位于第一区域的开口为第一开口，位于第二区域的开口为第二开口 ； 在所述第一开口的侧壁形成第一侧墙，在所述第二开口的侧壁形成第二侧墙； 对所述第一开口暴露出来的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层进行刻蚀； 利用同一形成工艺在所述第一开口、第二开口底部和侧壁表面形成第一氧化层，且在所述第一开口、第二开口内填充满多晶硅，其中第一开口内的多晶硅形成字线，第二开口内的多晶硅形成多晶硅电阻； 去除所述掩膜层和被掩膜层覆盖的位于第一区域的控制栅材料层、第二绝缘材料层、浮栅材料层、第一绝缘材料层，直至暴露出半导体衬底，在第一区域形成分栅式闪存。2.如权利要求1所述的半导体集成器件形成方法，其特征在于，还包括在所述多晶硅电阻表面形成第三绝缘层，所述第三绝缘层的两端暴露出多晶硅电阻表面，在所述暴露出的多晶硅电阻表面形成金属硅化物和导电插塞。3.如权利要求1所述的半导体集成器件形成方法，其特征在于，还包括在所述多晶硅电阻表面形成第四绝缘层，在所述第四绝缘层表面形成第二多晶硅材料层，对所述第一区域...

【专利技术属性】
技术研发人员：江红，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：