一种面向SoC芯片的晶圆级高温老化测试调度方法技术

本发明专利技术公开了一种面向SoC芯片的晶圆级高温老化测试调度的方法，利用测试模式下芯片所产生的高热量对芯片进行加热，以电路节点功耗为导向的，通过选择不同温控能力的测试矢量，控制各测试矢量的施加时间，从而控制电路模块或SoC芯片的测试温度，并控制WLTBI测试持续时间；通过优化电路测试路径，安排测试数据在不同测试路径上的发送时序，从而增强测试并行性，减少测试时间。本发明专利技术可以根据测试要求，在同一测试架构下灵活配置测试方案，可达提高老化测试的精确性和减少测试成本的目的。

【技术实现步骤摘要】

本专利技术涉及集成电路
，尤其涉及集成电路的晶圆级老化测试方法。
技术介绍
为了使芯片产品在交付用户之前渡过其失效率“浴盆曲线”的早期失效阶段，需 要对芯片进行老化测试。WLTBI (Wafer Level Test during Burn In)技术在晶圆表面 上同时进行芯片的故障覆盖测试(通常面向固定故障，Stuck-At Faults)和老化测试， 对于提高芯片生产良率、降低芯片成本具有明显作用，国际半导体技术发展路线(ITRS:1nternational Technology Roadmap for Semiconductors)已将其列为当今芯片测试技 术中的重要发展方之一。采用WLTBI技术后的芯片封装测试与传统芯片封装测试在流程上 具有显著区别，测试环节前移可大大减少不必要的后续封装成本，及时反馈前段工艺过程 中的系统性问题、简化获取多芯片封装MCP :Multi Chip Package)或系统芯片封装(SiP : System in Package)芯片所需的KGD(Known Good Die)过程，因此该技术近年来获得了快 速发展和应用。WLTBI的实施本文档来自技高网...

【技术保护点】
一种面向SoC芯片的晶圆级高温老化测试调度方法，其特征在于，包括：(1)通过选择不同温控能力的测试矢量，控制各测试矢量的施加时间，从而控制电路模块或SoC芯片的测试温度，并控制WLTBI测试持续时间。(2)通过电路测试结构优化，安排测试数据在不同测试路径上的发送时序，从而增强测试并行性，减少测试时间。(3)基于三维装箱模型的测试调度方案，利用智能算法进行调度优化。

【技术特征摘要】
1.一种面向SoC芯片的晶圆级高温老化测试调度方法，其特征在于，包括(1)通过选择不同温控能力的测试矢量，控制各测试矢量的施加时间，从而控制电路模块或SoC芯片的测试温度，并控制WLTBI测试持续时间。(2)通过电路测试结构优化，安排测试数据在不同测试路径上的发送时序，从而增强测试并行性，减少测试时间。(3)基于三维装箱模型的测试调度方案，利用智能算法进行调度优化。2.如权利要求1所述的老化测试调度方法，其特征在于，所述不同温控能力的测试矢量包括当扫描链所产生的温升等于芯片热沉所损耗的温度时，老化温度恒定不变。当扫描链链产生的温升大于芯片热沉所损耗的温度时，老化温度上升，反之，老化温度下降。根据老化测试方案(如恒定高温试验、温度循环试验等)中的温控要求，设计测试矢量与测试输入波形。不同温控要求形成不同测试矢量...

【专利技术属性】
技术研发人员：崔小乐，李崇仁，程伟，陶玉娟，
申请(专利权)人：北京大学深圳研究生院，南通富士通微电子股份有限公司，
类型：发明
国别省市：