一种芯片良率调试的方法和晶圆技术

本发明专利技术提供一种芯片良率调试的方法，涉及半导体技术领域。本发明专利技术的芯片良率调试的方法，包括：步骤S101：在芯片的制造过程中同时在晶圆的切割道上制造SRAM；步骤S102：通过对所述SRAM进行测试和分析，实现对所述芯片的良率调试。本发明专利技术提供的晶圆，包括多个芯片，以及位于相邻的所述芯片之间的切割道，其中，在所述切割道上设置有SRAM。本发明专利技术的芯片良率调试的方法，通过在晶圆的切割道上制造SRAM并对SRAM进行测试分析，可以实现对芯片的良率调试，提高芯片产品的良率。本发明专利技术的晶圆，由于切割道上设置有SRAM，可以采用上述芯片良率调试方法进行良率调试。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种芯片良率调试的方法，涉及半导体
。本专利技术的芯片良率调试的方法，包括：步骤S101：在芯片的制造过程中同时在晶圆的切割道上制造SRAM；步骤S102：通过对所述SRAM进行测试和分析，实现对所述芯片的良率调试。本专利技术提供的晶圆，包括多个芯片，以及位于相邻的所述芯片之间的切割道，其中，在所述切割道上设置有SRAM。本专利技术的芯片良率调试的方法，通过在晶圆的切割道上制造SRAM并对SRAM进行测试分析，可以实现对芯片的良率调试，提高芯片产品的良率。本专利技术的晶圆，由于切割道上设置有SRAM，可以采用上述芯片良率调试方法进行良率调试。【专利说明】一种芯片良率调试的方法和晶圆
本专利技术涉及半导体
，具体而言涉及一种芯片良率调试的方法和晶圆。
技术介绍
在半导体
中，随着半导体技术的飞速发展，芯片的设计日益复杂，设计的 芯片向着越来越小以及功耗越来越低的方向发展，这给半导体芯片制造技术带来了空前的 挑战，同样，对于先进技术（如65nm，45/40nm，32/28nm，以及28nm以下工艺）半导体芯片的 失效分析也变得越来越困难。芯片制造过程中对晶圆监控的传统方法以及在芯片良率失效 分析时的传统方法，在先进半导体制造及良率提升中显得力不从心。在失效分析时，失效 芯片和正常芯片不再存在很大的DC电流差异，传统寻找热点的方法也失去了往日的光鲜， SEM(Scanning electron Microscope)机台下随机寻找到问题根源的可能性基本降至0%。 一旦在芯片制造过程中出现问题，如何快速准确地找到良率损失的根本原因，变成了一道 所有半导体制造商（FAB)都必须要面对的难题。 而对于先进技术的逻辑产品，越来越多的良率问题逐渐由工厂制造产生的相关缺 陷（FAB defect)转向与设计相关，导致传统失效分析（PFA)手法在解决与设计相关的良率 问题时逐渐失效，现在很多产品在发生低良率问题的时候，往往无法完成失效定位，从而无 法进行失效分析（PFA)和良率调试（yield debug)。虽然业界已经存在通过DFT(Design For Test)诊断来做逻辑产品的失效定位，但是对于FAB尤其代工厂来讲，FAB往往缺少DFT诊 断时所必须的设计（design)网表，而网表无论对于任何一家设计公司来讲，都是公司的最 高机密且不会轻易地传递给其他公司。FAB在做DFT诊断的时候，往往会因无法取得网表最 终以失败告终。 可见，现有技术中的传统失效分析方法已经难以满足先进技术的芯片，尤其先进 技术的逻辑产品的制造的要求，因此，有必要提出一种新的芯片良率调试的方法。
技术实现思路
针对现有技术的不足，本专利技术提供一种芯片良率调试的方法和晶圆。 本专利技术一方面提供一种芯片良率调试的方法，所述方法包括： 步骤S101 :在芯片的制造过程中同时在晶圆的切割道上制造 SRAM ; 步骤S102 :通过对所述SRAM进行测试和分析，实现对所述芯片的良率调试。 其中，所述步骤S101包括： 步骤S1011 :设计与晶圆的切割道相匹配的SRAM ; 步骤S1012 :将所设计的SRAM应用到芯片的制造过程中，以在所述晶圆的切割道 上形成SRAM。 其中，所述SRAM的宽度小于但接近所述切割道的宽度。 其中，所述步骤S102包括： 步骤S1021 :对所有的所述SRAM进行功能测试； 步骤S1022 :对所述功能测试的结果进行分析，得出芯片良率低的原因； 步骤S1023 :针对所述芯片良率低的原因，进行良率调试。 其中，在所述步骤S1021中，所述功能测试使用Mosaid测试程序进行。 本专利技术再一方面提供一种晶圆，包括多个芯片，以及位于相邻的所述芯片之间的 切割道，其中，在所述切割道上设置有SRAM。 其中，所述SRAM的宽度小于但接近所述切割道的宽度。 其中，所述芯片和所述SRAM为在相同的半导体制程中采用相同的工艺制得。 其中，所述芯片和所述SRAM为采用65nm、45/40nm或32/28nm工艺的半导体芯片。 其中，所述芯片为逻辑器件。 本专利技术的芯片良率调试的方法，通过在晶圆的切割道上制造 SRAM并对SRAM进行 测试分析，可以实现对芯片的良率调试，提高芯片产品的良率。本专利技术的晶圆，由于切割道 上设置有SRAM，可以采用上述芯片良率调试方法进行良率调试。 【专利附图】【附图说明】 本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本发 明的实施例及其描述，用来解释本专利技术的原理。 附图中： 图1为本专利技术提出的一种芯片良率调试的方法的示意性流程图； 图2为本专利技术提出的一种晶圆的结构的示意图；其中，图2中左图为一种晶圆的结 构的整体的示意图，图2中右图为左图中晶圆的结构的局部放大图(针对左图中的圆圈中 的部分)。 【具体实施方式】 在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进 行描述。 应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给 本领域技术人员。 在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该规格书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。 为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便 阐释本专利技术提出的芯片良率调试的方法和晶圆。本专利技术的较佳实施例详细描述如下，然而 除了这些详细描述外，本专利技术还可以具有其他实施方式。 实施例一 下面，参照图1和图2来描述本专利技术实施例提出的芯片良率调试的方法一个示例 性方法的详细步骤。其中，图1示出了本专利技术提出的一种芯片良率调试的方法的示意性流 程图，图2为本专利技术提出的一种晶圆的结构的示意图，图2中左图为一种晶圆的结构的整体 的示意图，图2中右图为左图中晶圆的结构的局部放大图(针对左图中的圆圈中的部分)。本 实施例的芯片良率调试（yield debug)的方法，具体如下： 步骤1 :在芯片制造过程中同时在晶圆的切割道上制造 SRAM。其中，该SRAM作为 测试芯片使用，该其在进行芯片封装时将被切除而不会在芯片中保留。在本实施例中，所述 SRAM为多个。 其中，芯片和SRAM的关键尺寸可以相同，也可以不相同。优选的，芯片和SRAM的 关键尺寸相同，这样更有利于通过SRAM发现芯片存在的相同原因引起的不良。 其中，切割道（S本文档来自技高网...

【技术保护点】
一种芯片良率调试的方法，其特征在于，所述方法包括：步骤S101：在芯片的制造过程中同时在晶圆的切割道上制造SRAM；步骤S102：通过对所述SRAM进行测试和分析，实现对所述芯片的良率调试。

【技术特征摘要】

【专利技术属性】
技术研发人员：魏靖恒，周晶，曹红霞，翁明诚，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31