与CMOS工艺兼容的硅纳米线器件的制作方法技术

本发明专利技术涉及一种与CMOS工艺兼容的硅纳米线器件的制作方法，该种制作方法在现有技术的制作工艺中，在硅纳米线上沉积覆盖了一层无定形碳层，利用无定形碳层的灰化特性和回流特性，对硅纳米线器件干法释放时进行灰化工艺，干法释放后的硅纳米线器件的硅纳米线没有侧墙，本发明专利技术的硅纳米线器件与现有硅纳米线器件制作方法得到的硅纳米线器件相比，接触面积大，受影响率大。

【技术实现步骤摘要】

本专利技术涉及ー种生物芯片，特别涉及ー种与CMOSエ艺兼容的硅纳米线器件的制作方法。
技术介绍
近年来，伴随着人们对纳米
的不断探索和研究，具有ー维纳米结构的材料，如娃纳米线(SiNW, Silicon Nanowire),吸引了越来越多人的眼球。娃纳米线具有显著的量子效应、超大面容比等特性，在MOS器件、传感器等领域有着良好的应用前景。硅纳米线器件，作为ー种生物芯片基本単元，正被越来越广泛地应用于生物探測领域。Kuan-I Chen等人在今日纳米杂志(Nano Today) 2011年第6期第131-154页发表了一篇题为“Silicon nanowire neld-effect transistor-based biosensors for biomedical diagnosis and cellular recoding investigation，，的文早，其中介绍了娃纳米线的应用及提出了制作硅纳米线器件的制作エ艺。如图la、图Ib所示，现有技术中的硅纳米线器件，是在表面具有ニ氧化硅层2的多晶硅衬底I上形成硅纳米线4以及与硅纳米线4两端分别连接的源/漏区3而构成的，其中，硅纳米线通常是在多晶硅或单晶硅表面上覆盖ー层氧化层而形成，其主要的工作原理类似于M0SFET，利用多晶硅或者单晶硅上的氧化层作为栅氧，由于吸附其上的生物分子集団通常都带有电荷，该电荷会对硅纳米线进行类似于MOSFET的电势调节，进而影响硅纳米线的导电特性，通过对这种导电特性的监控可识别特定的生物分子集団。在现有技术的硅纳米线器件制作エ艺中，在衬底上形成硅纳米线和源/漏区后，采用绝缘介质层覆盖在硅纳米线上，以便在后续，例如，在源/漏区上形成金属焊垫并开设接触孔的エ艺中保护硅纳米线不受损伤。当上述金属焊垫、接触孔等制作完毕后，需要去除硅纳米线上的绝缘介质层，以释放出硅纳米线区域，使其可以直接接触待测液体。图2为硅纳米线器件释放エ艺前的剖面图，由于该步释放エ艺通常是在整个硅纳米线器件エ艺完成后，即所有的金属焊垫完成之后，这就使得释放エ艺无法进入前道エ艺的相关基台，因为金属焊垫上的金属会给前道エ序带来污染，所以无法使用前道エ序的选择比非常高的热磷酸基台进行作业，而额外采购新的热磷酸基台，这会大大增加生产成本。在不增加成本的情况下，选用干法释放(即干法刻蚀)，图3为现有技术中干法刻蚀后的剖面图，其不足之处在干由于干法刻蚀无法做到完全的高选择比各向同性刻蚀，所以会在硅纳米线4的形成侧墙41 (spacer)，从而减少了硅纳米线与待测液体的有效接触面积，进而减小了受生物分子集团影响的面积，由此降低了硅纳米线器件的受影响率，其中，受影响率是指受生物分子集团影响的硅的表面积与硅的体积之比。
技术实现思路
本专利技术的目的是提供ー种与CMOSエ艺兼容的硅纳米线器件的制作方法，解决硅纳米线在CMOSエ艺线上采用干法刻蚀释放エ艺所帯来的侧墙问题，在不增加设备成本的情况下，消除传统干法刻蚀释放工艺所引入的侧墙问题，提高硅纳米线器件的受影响率，进而提闻其性能。本专利技术的技术解决方案是在释放工艺中的第一钝化层和硅纳米线器件的氧化膜之间增加一层无定形碳层，利用无定形碳的良好回流特性，以及其在灰化工艺中可以被各向同性去除的特性，消除传统干法刻蚀释放工艺所引入的侧墙问题，本专利技术的实现包括以下步骤在衬底上形成硅纳米线、源/漏区，所述硅纳米线和所述源/漏区相连；沉积无定形碳层以覆盖所述硅纳米线和源/漏区；在无定形碳层上形成第一钝化层；采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触 孔；采用干法刻蚀工艺，去除硅纳米线上方的第一钝化层，停留在无定形碳层上；采用灰化工艺，去除硅纳米线上方的无定形碳层，暴露出硅纳米线。作为优选所述在衬底上形成硅纳米线、源/漏区的步骤具体包括采用热氧化方法，在衬底上形成二氧化硅层，在二氧化硅层上沉积多晶硅层并进行轻掺杂；对所述多晶硅层采用光刻、刻蚀工艺，形成硅纳米线和源/漏区；采用热氧化方法，在硅纳米线和源/漏区表面上形成氧化膜。作为优选在采用光刻、刻蚀工艺，形成硅纳米线和源/漏区的步骤后，还包括采用光刻以及离子注入工艺对源/漏区进行重掺杂。作为优选所述标准CMOS工艺，在源/漏区上依次形成金属焊垫及接触孔的步骤包括沉积第一氧化层，采用光刻、刻蚀形成通孔，在通孔内填充金属形成金属层，对金属层进行光刻、刻蚀形成金属焊垫，在金属焊垫上沉积第二氧化物层及第二钝化层，采用光刻、刻蚀形成接触孔。作为优选在采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及接触孔的步骤后，还包括采用干法刻蚀工艺，去除硅纳米线上方的第二钝化层和第二氧化物，刻蚀停止在第一钝化层上。作为优选所述金属焊垫为铝焊垫。作为优选所述硅纳米线和源/漏区的形成采用反应离子刻蚀。与现有技术相比，本专利技术的优点是采用具有灰化特性的无定形碳层覆盖在硅纳米线上，在对硅纳米线干法释放时，不会在硅纳米线上形成侧墙，所述硅纳米线器件的受影响率比现有技术硅纳米线器件的干法释放的受影响率高。附图说明图Ia是一种硅纳米线器件的俯视示意图。图Ib是图Ia的A-A剖视示意图。图2是现有技术的硅纳米线器件的释放工艺前的剖面图。图3是现有技术的硅纳米线器件的释放工艺后的剖面图.图4为本专利技术硅纳米线器件的制作工艺流程图。图5-图11是本专利技术硅纳米线器件的各个エ艺步骤中的剖面图。具体实施例方式本专利技术下面将结合附图作进ー步详述。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。本专利技术中硅纳米线器件剖面图以简化的方式只画出了部分硅纳米线和ー个源/漏区，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。 请參阅图4所示的硅纳米线器件的制作エ艺流程图，并配合參照图5 11，本专利技术的硅纳米线器件制作方法包括如下步骤步骤101，在衬底上形成硅纳米线和源/漏区。如图5所示，在衬底I上采用热氧化工艺生成ニ氧化硅层2，在ニ氧化硅层2上沉积多晶硅层并进行轻掺杂，采用反应离子刻蚀エ艺刻蚀多晶硅层以形成源/漏区3和硅纳米线4。作为优选，在形成硅纳米线4和源/漏区3后还可包括以下步骤采用光刻、离子注入エ艺对源/漏区3进行重掺杂，从而降低源/漏区3的接触电阻。接着在源/漏区3和硅纳米线4表面上热氧化生长ー层氧化膜40，所述氧化膜为ニ氧化硅。而后,在步骤102中，沉积无定形碳层,可采用应用材料公司的APF薄膜(AdvancedPattening Film)。如图6所示，沉积ー层无定形碳层5，覆盖所述器件的源/漏区3和硅纳米线4，所述无定形碳层5为无定形硅，具有灰化特性和回流特性，可以保护源/漏区3和硅纳米线4，同时避免在后续的释放エ艺中在硅纳米线4上形成侧墙。在步骤103中，如图I所示，采用标准CMOS中passivation I在无定本文档来自技高网...

【技术保护点】
一种与CMOS工艺兼容的硅纳米线器件的制作方法，包括以下步骤：在衬底上形成硅纳米线、源/漏区，所述硅纳米线和所述源/漏区相连；沉积无定形碳层以覆盖所述硅纳米线和源/漏区；在无定形碳层上形成第一钝化层；采用标准CMOS工艺，在源/漏区上依次形成金属焊垫及连通至金属焊垫的接触孔；采用干法刻蚀工艺，去除硅纳米线上方的第一钝化层，停留在无定形碳层上；采用灰化工艺，去除硅纳米线上方的无定形碳层，暴露出硅纳米线。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹永峰，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：