金属绝缘体金属电容器及制造方法技术

MIM电容器的实施例可以被嵌入到厚的IMD层中，该厚IMD层的厚度(例如，至)足以得到高电容。该厚IMD层可以位于较薄的IMD层上面。MIM电容器可以形成在三个邻近的金属层之中，这些金属层具有两个将这三个邻近的金属层分隔开的厚的IMD层。材料(诸如，TaN或TiN)可以被用作为底部/顶部电极以及Cu阻挡物。厚IMD层上面的金属层可以作为顶部电极连接件。厚IMD层下面的金属层可以作为底部电极连接件。该电容器可以具有不同形状，诸如，圆柱形或凹形。可以使用许多种类的材料(Si3N4、ZrO2、HfO2、BTS...等)作为介电材料。在形成电路的其他无电容器逻辑件时，通过一个或两个额外的掩模形成该MIM电容器。本发明专利技术还提供了一种金属绝缘体金属电容器及制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种。
技术介绍
互补金属氧化物半导体(CMOS)是一种用于构造数字集成电路(IC)(诸如，微处理器、微控制器及其他)或模拟电路(诸如，图像传感器、数据转换器以及用于许多种通信工具的收发器)的技术。IC可以包括通过金属层连接在一起的数字逻辑部分(诸如，晶体管)以及其他部件(诸如，电阻器和电容器)。在半导体器件中使用了许多种电容器，诸如，金属氧化物半导体(MOS)电容器、PN·结电容器、多晶硅绝缘体多晶硅(PIP)电容器以及金属绝缘体金属(MM)电容器。尤其MM电容器在广泛的应用范围中提供了减小了的电极电阻。半导体芯片可以包括多个通过多个金属层互连的接触件，这些金属层被形成了金属间介电(MD)层的绝缘材料层分隔开。在不同金属层之间通过穿过绝缘层的通孔形成互连。通孔使其他金属层的互连件之间能够通信或能够直接与衬底中的半导体器件通信。传统芯片可以包括三层或更多的金属层，再加上最后的钝化层。该最后的钝化层可以被用于在探测和封装过程中防止CMOS受到机械磨损并且可以用于阻挡污染物。在最后的钝化层之后，将打开用于输入/输出的连接焊盘，然后进行标准的制造后工艺，诸如，晶圆探测、管芯分离以及封装。一种制造用于芯片的金属层的方法包括镶嵌工艺。镶嵌指的是将经过图案化的层嵌入在其他层之上和其中，使得这两个层的顶面共面的一种形成方式。頂D既可以直接沉积在衬底上，也可以沉积在其他现有的金属层的顶部上。一旦MD沉积完毕，便可以将MD的一部分去除，从而形成凹陷的部件，诸如，可以连接芯片的不同区域并且容纳导线的沟槽和通孔。仅产生出沟槽或通孔之一的镶嵌工艺被公知为单镶嵌工艺。同时产生出沟槽和通孔两者的镶嵌工艺被公知为双镶嵌工艺。单镶嵌工艺和双镶嵌工艺使用了电阻较低的金属(例如，铜)来代替传统上使用的铝形成多种金属元件(例如，线、互连件等)。薄的阻挡膜用于防止铜扩散到电介质中。随着互连层的数量的增加，在后续的光刻之前需要对之前的层进行平坦化来确保表面平坦。化学机械抛光(CMP)是用于实现这种平坦化的主要处理工艺，然而，有时候仍旧使用干式回蚀法。可以将MIM电容器形成为多种形状，诸如，圆柱形、凹形、堆叠形等等。一些现有的MIM电容器制造方法可以对逻辑工艺(如，生产线后道RC模式变化、沿着长通孔的IR降低以及工艺可靠性问题)造成不期望的影响。因此，对于改进的MIM电容器结构以及制造工艺而言，对半导体器件处理技术具有持续性的需求
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种在集成电路(IC)内形成金属绝缘体金属(MIM)电容器的方法，包括在具有第一厚度的金属间介电(MD)层中形成至少一个下部金属部件；在具有第二厚度的厚MD层中形成至少一个上部金属部件，所述第二厚度大于所述第一厚度；在所述厚MD层中形成沟槽；沿着所述沟槽的壁沉积底部电极材料，从而形成底部电极；邻近所述底部电极材料的位置上形成介电层；以及在邻近所述介电层的位置上形成顶部电极。在方法中，进一步包括在所述电路的第一金属层中形成与所述底部电极相接触的底板。在方法中，进一步包括在与所述顶部电极相连接的第二金属层中形成顶板，其中，所述第二金属层位于所述厚MD层上，并且在形成所述电路的其他无电容器逻辑件的同时形成所述顶板。 在方法中所述第一厚度在IK人至4K人的范围内，所述第二厚度在IOK人至30K人的范围内。在方法中使用额外的掩模来形成所述顶部电极，在形成所述电路的其他非电容器逻辑件时没有使用所述额外的掩模。在方法中所述底部电极由TaN或TiN构成。在方法中通过高介电常数材料形成所述介电层。在方法中所述顶部电极由TaN或TiN构成。在方法中所述顶部电极与位于所述第一金属层和所述第二金属层之间的第三金属层相连接，并且所述顶部电极通过位于所述第二金属层和所述第三金属层之间的通孔与位于所述第二金属层中的所述顶板相连接。在方法中所述第三金属层位于被所述厚MD层分隔开的所述第一金属层上面，所述第二金属层位于被第三MD层分隔开的所述第三金属层上面，所述第三MD层的厚度与所述第二厚度相似。在方法中所述底部电极位于形成在所述厚IMD层中的多个沟槽内。根据本专利技术的另一方面，一种在集成电路(IC)内形成MIM电容器的方法，包括在所述集成电路的下部介电层中形成第一金属层，所述下部介电层具有第一厚度；在所述集成电路的上部介电层中形成第一镶嵌开口，并且同时在所述上部介电层中形成第二镶嵌开口，所述上部介电层的厚度大于所述下部介电层的厚度；在所述第一镶嵌开口中形成下部电极、电介质以及上部电极，其中，所述下部电极、所述电介质以及所述上部电极部分地填充了所述第一镶嵌开口，而所述第一镶嵌开口留有未被填充的剩余部分；以及同时用导体填充所述第一镶嵌开口的所述剩余部分和所述第二镶嵌开口。在该方法中，所述导体包括铜，所述方法进一步包括对所述铜导体执行化学机械抛光(CMP)步骤。在该方法中，在所述第一镶嵌开口中形成下部电极、电介质以及上部电极包括在所述第一镶嵌开口的侧壁和底部上共形地形成第一导电材料；在所述第一导电材料上方共形地形成介电材料；以及在所述介电材料上共形地形成第二导电材料。在该方法中在所述第一镶嵌开口的侧壁和底部上共形地形成第一导电材料包括沉积TaN或TiN ;在所述第一导电材料上方共形地形成介电材料包括沉积高介电常数材料；以及在所述介电材料上共形地形成第二导电材料包括沉积TaN或TiN。根据本专利技术的又一方面，提供了一种集成电路(IC)内的MIM电容器，包括底板，位于具有第一厚度的第一金属间介电(MD)层上面的所述电路的第一金属层中；底部电极，形成在具有大于所述第一厚度的第二厚度的第二 MD层中，并且形成在所述第一金属层上面；介电层，邻近所述第二 MD层内的所述底部电极；顶部电极，邻近所述第二 MD层内的所述介电层；以及顶板，位于与所述顶部电极相连接的第二金属层中，其中，在形成所述电路的其他无电容器逻辑件的同时形成所述第二金属层和所述顶板。在该MIM电容器中所述第一厚度处于IK人至4K人的范围内，所述第二厚度处于IOK人至30K人的范围内。在该MM电容器中所述底部电极由TaN或TiN构成；所述介电层通过高介电常数 材料形成；以及所述顶部电极由TaN或TiN构成。在该MIM电容器中所述顶部电极与位于所述第一金属层和所述第二金属层之间的第三金属层相连接，并且所述顶部电极通过位于所述第二金属层和所述第三金属层之间的通孔与所述第二金属层中的所述顶板相连接。在该MM电容器中所述第三金属层位于被所述第二 MD层分隔开的所述第一金属层的上面，所述第二金属层位于被第三MD层分隔开的所述第三金属层上面，所述第三IMD层的厚度与所述第二厚度相似。附图说明为了全面理解本公开及其优点，现在结合附图进行以下描述作为参考，其中图1(a)至图1(1)是用于在两个邻近的金属层之间形成MIM电容器的方法步骤的说明性实施例的示意图，其中，顶部电极和底部电极分别与第一金属层和第二金属层处的板连接；图2(a)至图2(i)是用于在三个邻近的层中形成MM电容器的方法步骤的说明性实施例的不意图；图3(a)至图3(h)是用于在三个邻近的层中形成MM电容器的方法步骤的说明性实施例的示意本文档来自技高网...

【技术保护点】
一种在集成电路(IC)内形成金属绝缘体金属(MIM)电容器的方法，包括：在具有第一厚度的金属间介电(IMD)层中形成至少一个下部金属部件；在具有第二厚度的厚IMD层中形成至少一个上部金属部件，所述第二厚度大于所述第一厚度；在所述厚IMD层中形成沟槽；沿着所述沟槽的壁沉积底部电极材料，从而形成底部电极；邻近所述底部电极材料的位置上形成介电层；以及在邻近所述介电层的位置上形成顶部电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：曾国权，陈昆仑，王铨中，涂国基，李祥帆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：