具有金属栅极的半导体器件上的制造电容器方法及电容器技术

本发明专利技术公开了一种在具有金属栅极的半导体器件上制作嵌入式电容器的方法，本发明专利技术将嵌入式MIM电容器的制作过程在半导体衬底上制作CMOS器件的前段工艺完成，也就是在制作金属栅极时，采用相同的光刻和刻蚀工艺同时在STI区域形成MIM电容器的底部电极，在制作金属栅极上方的金属塞的同时制作嵌入式MIM电容器的介电层及顶部电极，这样，就不需要再独立于半导体衬底上制作CMOS器件，制作嵌入式MIM电容器，因此，本发明专利技术提供的方法在半导体衬底上制作金属栅极的同时制作嵌入式MIM电容器，过程简单，减少时间及成本。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制作技术，特别涉及一种具有金属栅极的半导体器件上的制作电容器方法及电容器。
技术介绍
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，互补型金属氧化物半导体(CMOS)器件。现在普遍采用双阱CMOS工艺在硅衬底上同时制作导电沟道为空穴的P型沟道金属氧化物半导体场效应管(MOSFET)和导电沟道为电子的η型沟道M0SFET，具体步骤为首先，将硅衬底中的不同区域通过掺杂分别成为以电子为多数载流子的(η型)硅衬底和以空穴为多数载流子的(P型)硅衬底之后，在η型硅衬底和P型硅衬底之间制作浅沟槽隔离(STI) 101，然后在STI两侧用离子注入的方法分别形成空穴型掺杂扩散区(P阱)102和电子型掺杂扩散区(N阱)103，接着分别在P阱102和N阱103位置的wafer器件面依次制作由栅极电介质层104和金属栅105组成的层叠栅极，最后在P阱102和N阱103中分别制作源极和漏极，源极和漏极位于层叠栅极的两侧(图中未画出)，在P阱中形成η型沟道M0SFET，在N阱中形成ρ型沟道M0SFET，得到如图I所示的CMOS器件结构。传统的氮氧化合物本文档来自技高网...

【技术保护点】
一种在具有金属栅极的半导体器件上制作电容器的方法，该方法包括：提供具有CMOS器件的半导体衬底，该CMOS器件包括金属栅极、在沟槽隔离STI上的MIM电容器的底部电极、以及第一介质层，所述在STI上的MIM电容器的底部电极和金属栅极同时制作并位于同一层；在半导体衬底的CMOS器件面上依次沉积第一刻蚀停止层和第二介质层，所述第一刻蚀停止层为MIM电容器的介电层；采用光刻工艺在第二介质层上形成具有嵌入式MIM电容器顶部电极图案、MIM电容器底部电极的金属塞及CMOS器件的金属塞图案的掩膜层，然后以该掩膜层为遮挡，对第二介质层刻蚀，刻蚀到第一刻蚀停止层为止，在第二介质层中形成嵌入式MIM电容器的顶部...

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：