一种外延生长锗硅应力层的预清洗方法技术

本发明专利技术提供一种外延生长锗硅应力层的预清洗方法，其包括：对多晶硅进行刻蚀；经光刻刻蚀在体硅内形成源漏区的沟槽；清洗沟槽的表面，并进行氧化工艺，在沟槽内生长一层氧化物薄膜；采用化学方法清洁沟槽表面，去除该氧化物薄膜，直至沟槽表面完全暴露出来；在沟槽表面外延生长嵌入式锗硅层。本发明专利技术的预清洗方法，在外延生长嵌入式锗硅层之前，先进行湿法清洗和增加一层氧化物薄膜，再去除这层氧化膜，从而去除沟槽表面上的缺陷、位错等，实现无缺陷的嵌入式锗硅层的外延生长，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及集成电路
，且特别涉及。
技术介绍
随着半导体技术的发展，硅半导体器件特征尺寸在不断减小。各种CMOS技术发展都在寻求在不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅半导体器件沟道应力(压应力对PM0S，张应力对NM0S)，提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。业界硅半导体器件制造技术领先的Intel公司在90nm技术代的产品中采用嵌入式锗娃(embedded SiGe)来 提升PMOS器件的空穴(hole)沟道迁移率，从而提高器件性能。而半导体代工业界也普遍在40nm技术代高性能电路中也采用嵌入式锗硅应力层来提升器件性能。其实现方法在于在PMOS的栅极形成之后，将传统的源漏区域的体硅材料移除，再在PMOS源漏区域外延生长锗硅层。由于单晶锗的晶格常数比单晶硅大，所以源漏区外延生长的锗硅层会挤压PMOS器件沟道区域，引起沟道的压应力，进而提升空穴的迁移率和增大PMOS开态导通电流。如果外延生长锗硅层具有很多缺陷，就会使器件的性能降低，因此保证无缺陷的外延生长锗硅层对获得高性能的器件是很重要的。然而，要实现无缺陷的外延生长锗硅层，难度很大，限制条件很多，其中，对进行需要进行外延生长锗硅层的硅界面的处理尤其重要。因为如果硅界面杂质或缺陷较多，就会导致外延生长出的锗硅层出现缺陷，甚至多晶态和非晶态，导致外延生长失败。因此，需要改进清洗工艺，消除硅界面杂质或缺陷，从而有利于后续无缺陷的锗硅层外延生长。
技术实现思路
针对以上问题，为克服现有技术的不足，本专利技术的目的在于提供一种在嵌入式锗硅应变技术PMOS工艺中，在外延生长锗硅应力层前，对沟道表面进行清洗的方法，旨在修复刻蚀后的沟槽表面上的缺陷和位错，制备出高质量的锗硅外延层。本专利技术提供，包括 步骤SOl :经光刻和刻蚀，在体硅上形成栅极； 步骤S02 :经光刻刻蚀在体硅内形成源漏区的沟槽； 步骤S03 :清洗所述沟槽的表面，并对所述沟槽表面进行氧化工艺，在所述沟槽表面形成氧化物薄膜； 步骤S04 :采用化学方法清洁所述经氧化工艺处理的沟槽表面，将所述氧化物薄膜完全去除，直至所述沟槽表面完全暴露出来； 步骤S05 :在所述沟槽表面外延生长嵌入式锗硅层。优选地，步骤S03中，所述氧化工艺为原位蒸汽产生法氧化工艺。优选地，所述氧化物薄膜为氧化硅。优选地，所述氧化物薄膜的厚度为lnm-10nm。优选地，步骤S04中，利用化学药剂去除所述氧化物薄膜。优选地，所述的化学方法是利用稀释的氢氟酸对所述氧化物薄膜进行腐蚀。优选地，步骤S03中采用湿法清洗所述沟槽的表面。在本专利技术提供的，在外延生长嵌入式锗硅层之前，先对沟槽表面进行湿法清洗以及增加一层氧化物薄膜，从而去除沟槽表面上的缺陷、位错等，实现无缺陷的嵌入式锗硅层的外延生长。附图说明 图I是本专利技术的的一个较佳实施例的流程示意图 图2至图5是用以说明本专利技术的制作方法具体步骤时所形成的示意图。具体实施例方式体现本专利技术特征与优点的实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本专利技术。现结合附图I至图5，通过一个具体实施例对本专利技术的进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图I为本专利技术的的一个较佳实施例的流程示意图。图2至图5是本专利技术的上述实施例的外延生长锗硅应力层的预清洗方法的具体制备步骤的剖面示意图。请参阅图1，如图所示，在本专利技术的该实施例中，包括如下步骤步骤SOl :请参阅图2,本实施例可以但不限于是PMOS晶体管。在体娃I表面从下到上依次沉积栅介质2、多晶硅3、下氧化层4、硬掩膜层5和上氧化层6，经对栅介质2、多晶硅3、下氧化层4、硬掩膜层5和上氧化层6进行光刻和刻蚀，得到栅极，如图2所示的结构。所采用的沉积方法可以但不限于是化学气相沉积或物理沉积方法。栅介质2的材料可以但不限于是含氮的硅氧化物，硬掩膜层5材料可以但不限于是氮化硅。步骤S02 :请参阅图3，在带有栅极的体硅I表面采用但不限于是气相沉积法(CVD)生长一层掩膜层，还可以是低压化学气相沉积法(LPCVD)、高温氧化物沉积法(HTO)等。该掩膜层可以但不限于是氮化硅。经光刻和刻蚀，去除PMOS区域的掩膜层，保留NMOS区域的掩膜层，以作为后续外延生长嵌入式锗硅薄膜的掩蔽层；然后刻蚀PMOS区域的源漏区的体硅1，在体硅I内形成沟槽。由于沟槽表面被刻蚀气氛中高能量的带电粒子、基团轰击，从而在刻蚀得到的沟槽表面形成杂质或缺陷比如点缺陷、位错等，这会导致在后续外延生长嵌入式锗硅薄膜中形成缺陷。步骤S03:请参阅图4，采用湿法对沟槽表面进行清洗后，采用原位蒸汽产生法(ISSG)氧化工艺对沟槽表面进行处理，在沟槽内生长出一层氧化物薄膜7。氧化工艺采用的方法可以是炉管热氧化法、CVD法等，但是由于这些方法制备的氧化物薄膜7的生长质量较差，热预算大，不利于后续外延生长嵌入式锗硅薄膜，因此，本实施例中，采用ISSG法，由于ISSG法形成热氧化物时消耗的硅少，热预算小，对前后衔接工艺影响少，并且ISSG法得到的氧化物薄膜7均匀性好，不会破坏源漏区域的沟槽的形状。在本实施例中，该氧化物薄膜7可以但不限于是氧化硅薄膜，该氧化物薄膜7的厚度是lnm-10nm。步骤S04 :采用化学方法利用化学药剂清洁沟槽表面，完全去除沟槽内的氧化物薄膜7，直至沟槽表面完全暴漏出来。这里所使用的药剂可以但不限于是稀释的氢氟酸，利用稀释的氢氟酸对氧化物薄膜7进行腐蚀从而将其去除。因为在生长氧化物薄膜7的过程中，发生的氧化反应会消耗沟槽的含有缺陷或杂质的表面，那么在后续去除氧化硅薄膜7的同时，也将该沟槽表面的缺陷或杂质去除，在沟槽上形成一个新的表面。采用化学药剂去除沟槽内的氧化物薄膜7优点是，不会在沟槽表面上形成新的缺陷比如位错等。 步骤S05 :请参阅图5，在上述处理过的无缺陷的沟槽表面外延生长嵌入式锗硅层8，形成PMOS压应力导电沟道，提高了空穴迁移率。本专利技术提供，在预清洗过程中，通过在体硅I内的沟槽表面增加氧化物薄膜7，能够去除沟槽表面上的缺陷，从而实现了无缺陷的嵌入式锗硅外延生长，确保形成PMOS压应力沟道，提高器件的性能。上述描述仅是对本专利技术较佳实施例的描述，并非对本专利技术范围的任何限定，本专利
的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。以上所述的仅为本专利技术的实施例，所述实施例并非用以限制本专利技术的专利保护范围，因此凡是运用本专利技术的说明书及附图内容所作的等同结构变化，同理均应包含在本专利技术的保护范围内。权利要求1.，其特征在于，包括 步骤SOl :经光刻和刻蚀，在体硅上形成栅极； 步骤S02 :经光刻和刻蚀，在体硅内形成源漏区的沟槽； 步骤S03 :清洗所述沟槽的表面，并对所述沟槽表面进行氧化工艺，在所述沟槽表面形成氧化物薄膜； 步骤S04 :采用化学方法清洁所述经氧化工艺处理的沟槽表面，将所述氧化物薄膜完全去除，直至所述沟槽表面完全暴露出来； 步骤S05 :在所本文档来自技高网...

【技术保护点】
一种外延生长锗硅应力层的预清洗方法，其特征在于，包括：步骤S01：经光刻和刻蚀，在体硅上形成栅极；步骤S02：经光刻和刻蚀，在体硅内形成源漏区的沟槽；步骤S03：清洗所述沟槽的表面，并对所述沟槽表面进行氧化工艺，在所述沟槽表面形成氧化物薄膜；步骤S04：采用化学方法清洁所述经氧化工艺处理的沟槽表面，将所述氧化物薄膜完全去除，直至所述沟槽表面完全暴露出来；步骤S05：在所述沟槽表面外延生长嵌入式锗硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王全，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：