一种外延生长锗硅应力层的预清洗方法技术

本发明专利技术提供一种外延生长锗硅应力层的预清洗方法，其包括：对多晶硅进行刻蚀；经光刻刻蚀在体硅内形成源漏区的沟槽；清洗沟槽的表面，并进行氧化工艺，在沟槽内生长一层氧化物薄膜；采用化学方法清洁沟槽表面，去除该氧化物薄膜，直至沟槽表面完全暴露出来；在沟槽表面外延生长嵌入式锗硅层。本发明专利技术的预清洗方法，在外延生长嵌入式锗硅层之前，先进行湿法清洗和增加一层氧化物薄膜，再去除这层氧化膜，从而去除沟槽表面上的缺陷、位错等，实现无缺陷的嵌入式锗硅层的外延生长，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及集成电路
，且特别涉及。
技术介绍
随着半导体技术的发展，硅半导体器件特征尺寸在不断减小。各种CMOS技术发展都在寻求在不显著增加半导体器件漏电流的前提下，提高器件开态导通电流、提高器件速度的方法。其中，应力技术是改变硅半导体器件沟道应力(压应力对PM0S，张应力对NM0S)，提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。业界硅半导体器件制造技术领先的Intel公司在90nm技术代的产品中采用嵌入式锗娃(embedded SiGe)来 提升PMOS器件的空穴(hole)沟道迁移率，从而提高器件性能。而半导体代工业界也普遍在40nm技术代高性能电路中也采用嵌入式锗硅应力层来提升器件性能。其实现方法在于在PMOS的栅极形成之后，将传统的源漏区域的体硅材料移除，再在PMOS源漏区域外延生长锗硅层。由于单晶锗的晶格常数比单晶硅大，所以源漏区外延生长的锗硅层会挤压PMOS器件沟道区域，引起沟道的压应力，进而提升空穴的迁移率和增大PMOS开态导通电流。如果外延生长锗硅层具有很多缺陷，就会使器件的性能降低，因此保证无缺陷的外延生长锗硅层对获得高性能的器件是很重要的本文档来自技高网...

【技术保护点】
一种外延生长锗硅应力层的预清洗方法，其特征在于，包括：步骤S01：经光刻和刻蚀，在体硅上形成栅极；步骤S02：经光刻和刻蚀，在体硅内形成源漏区的沟槽；步骤S03：清洗所述沟槽的表面，并对所述沟槽表面进行氧化工艺，在所述沟槽表面形成氧化物薄膜；步骤S04：采用化学方法清洁所述经氧化工艺处理的沟槽表面，将所述氧化物薄膜完全去除，直至所述沟槽表面完全暴露出来；步骤S05：在所述沟槽表面外延生长嵌入式锗硅层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王全，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：