一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，所述第二传输线的长度大于第三传输线的长度且其差异值大于所述驱动信号的信号传输速度与信号上升时间的乘积，该参考层上正对第二传输线的位置被挖空。上述印刷电路板可减弱其上设置的多负载拓扑硬件架构中的接收端所接收的信号的非单调性。
【技术实现步骤摘要】
本专利技术涉及一种印刷电路板。
技术介绍
电子技术的发展使得IC（集成电路）的工作速度越来越快，工作频率越来越高，其上设计的负载即芯片数也越来越多，于是设计者在设计时经常需要将一个信号发送端连接至两个甚至多个芯片，用于为所述两个甚至多个芯片提供信号。参照图1，其为现有技术中设置于印刷电路板上的多负载拓扑架构图，其中包含有一信号发送端10及两个接收端20、30，其中所述信号发送端10与两个接收端20、30之间采用菊花链拓扑架构相连接。在此架构中，驱动信号是从信号发送端10出发沿传输线到达各接收端，由于各接收端20及30摆放位置的限制，各支路传输线的长度可能相差较大，即从所述信号发送端10出发的信号到达各接收端所经过的传输线长度相差较大，而所述驱动信号每经过一段距离的传输线就会存在一定时间的延迟，如果两传输线的长度差异大于所述驱动信号的信号传输速度与信号上升时间的乘积，则所述两传输线所连接的接收端20及30所接收到的信号将会明显不同步；同时，由于各接收端20及30之间的距离相差较大，导致较远接收端的反射信号会反射至其他较近接收端处，从而使得距离较近的接收端所接收的信号产生叠加，此时会使其波形在上升期间产生非单调（non-monotonic）现象，影响了信号的完整性及其功能，导致时序和数字运算错误。请继续参照图2，其为对图1中多负载所接收的信号进行仿真验证的波形图，其中信号曲线22及33分别对应为接收端20及30的信号仿真曲线，从图中我们可以看出，所述接收端30对应的信号仿真曲线33在上升期间产生严重的非单调现象（即0.99V至1.65V期间出现反复的现象），其有可能会影响信号的完整性，更有可能导致时序和数字运算错误。
技术实现思路
鉴于以上内容，有必要提供一种印刷电路板，用于减弱其上设置的多负载拓扑硬件架构中的接收端所接收的信号的非单调性，以提升系统工作的稳定性。一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，该第二传输线的长度大于第三传输线的长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该参考层上正对第二传输线的位置被挖空。一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一第一连接点，该第一连接点经由第二及第三传输线分别连接至一第一接收端及一第二连接点，该第二连接点经由第四及第五传输线分别连接至一第二接收端及一第三接收端，该第二传输线长度小于第一连接点与第二接收端之间的传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该第四传输线长度大于第五传输线长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，该参考层上位于第一连接点至第二及第三接收端下方的位置以及位于第四传输线下方的位置被挖空。上述印刷电路板中，将较长的第二传输线下方的参考层挖空可适当增加增加该第二传输线的阻值，从而使第三传输线可分得更大的电流以实现来自信号发送端的信号在电位切换过程中不再出现明显的非单调现象。附图说明下面结合附图及较佳实施方式对本专利技术作进一步详细描述。图1为现有技术中多负载拓扑硬件架构示意图。图2为对图1中多负载所接收的信号进行仿真验证的波形图。图3为本专利技术印刷电路板的较佳实施方式的示意图。图4为对图3中多负载所接收的信号进行仿真验证的波形图。图5为本专利技术印刷电路板上多负载拓扑硬件架构的另一示意图。主要元件符号说明信号发送端10、100接收端20、30、200、300、210、310、320仿真曲线22、33、222、333传输线510、520、530、550、560、570、580、590电阻RS1连接点A、B、A1如下具体实施方式将结合上述附图进一步说明本专利技术。具体实施方式参照图3，本专利技术印刷电路板的较佳实施方式包括一信号层500及一参考层600。该信号层500上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一信号发送端100、两个接收端200、300、一电阻RS1及传输线510、520、530，其中信号发送端100与两个接收端200及300之间采用菊花链拓扑方式相连接，该信号发送端100通过传输线510连接至一连接点A，该连接点A分别经由传输线520及530连接至接收端200及300。该电阻RS1串联于连接点A与信号发送端100之间。上述菊花链拓扑架构中，该传输线520的长度大于传输线530的长度，且其差异值大于由该信号发送端100所发出的驱动信号的信号传输速度与信号上升时间的乘积。上述多负载拓扑架构中，驱动信号从该信号发送端100出发沿传输线到达各接收端200、300。该电阻RS1用于匹配信号发送端100的输出电阻与传输线510的阻抗。该参考层600设置于信号层500的下方，且参考层600上位于传输线520下方位置的铜箔被挖空。如此，可使得传输线520的特性阻抗值增大，从而使传输线530可分得更大的电流，最终可实现来自信号发送端100的信号在电位切换过程中不再出现明显的非单调现象。对于被挖空区域的大小，设计者可对传输线520及530进行仿真，以得到两传输线520及530的阻抗差异，并据此来预估传输线520下方被挖空区域的大小，之后对预估的挖空区域、传输线520及530进行仿真并对预估的挖空区域进行调整，从而确定挖空区域的大小，以增大传输线520的阻抗。本实施方式中，该参考层600上被挖空的区域的形状与传输线520的形状相同。请继续参照图4，其为对本专利技术印刷电路板上多负载拓扑硬件架构中多负载所接收的信号进行仿真验证的波形图，其中信号曲线222、333分别对应为接收端200、300的信号仿真曲线，从图中可以看出，其相较于图2中而言，在0.99V至1.65V期间明显减少了非单调现象的产生。上述实施方式以两分支电路为例进行说明，其也可以适用其他菊花拓扑方式连接的架构。当多负载拓扑硬件架构中包括有多个分支电路时，在遇到每一分支状之拓扑结构时，按照上述理论对该分支状拓扑结构中的每一分支进行分析以确定两分支传输线的阻抗值之间的关系，然后根据较长传输线所需阻抗值来确定参考层所需挖空的形状与大小，以适当增大较长传输线的阻抗值，从而使较短传输线可分得更大的电流以抬高发生非单调现象的位置。图5即示出了另一种菊花拓扑方式，其包括三个接收端210、310、320，其中该信号发送端100通过电阻RS1、传输线550与连接点A1相连，连接点A1分别通过传输线560及570与连接点B及接收端310相连，连接点B分别通过传输线580、590与接收端210及320相连。该连接点A1至接收端210及320之间的传输线的长度大于连接点A1至接收端310之间的传输线570本文档来自技高网...
【技术保护点】
一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，该第二传输线的长度大于第三传输线的长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，其特征在于：该参考层上位于第二传输线下方的位置被挖空。
【技术特征摘要】
1.一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负载拓扑硬件架构，该多负载拓扑硬件架构包括一用于发送驱动信号的信号发送端，该信号发送端通过一第一传输线连接至一连接点，该连接点经由一第二传输线及一第三传输线分别连接至一第一接收端及一第二接收端，该第二传输线的长度大于第三传输线的长度且其差异值大于驱动信号的信号传输速度与信号上升时间的乘积，其特征在于：该参考层上位于第二传输线下方的位置被挖空。
2.如权利要求1所述的印刷电路板，其特征在于：该被挖空的区域的形状与第二传输线的形状相同。
3.如权利要求1所述的印刷电路板，其特征在于：该第一传输线上靠近信号发送端的位置设置一电阻，该电阻的阻值用于使得信号发送端的输出阻抗与第一传输线的阻抗相匹配。
4.一种印刷电路板，包括一信号层及一参考层，该信号层上设置一多负...
【专利技术属性】
技术研发人员：周华丽，白家南，许寿国，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。