功率晶体管的制造方法技术

本发明专利技术公开了一种功率晶体管的制造方法，本发明专利技术方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为承压区刻蚀的硬掩膜，减少了正面工艺所需要的掩膜版的数量，能提高芯片内晶体管的密度。本发明专利技术方法通过在P型阱区内部植入一P型多晶硅层，并通过金属接触将之与源极短接，有利于P型阱区的空穴流迅速流出而减少空穴的积累，从而能提高器件的抗闩锁的能力。本发明专利技术方法还有利于获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。

【技术实现步骤摘要】

本专利技术涉及一种半导体 集成电路制造工艺方法，特别是涉及一种。
技术介绍
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但不同掩膜版之间的对准偏差，使得器件尺寸无法按需求而缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。此外，阱区的空穴电流达到一定程度时，会抬高阱区电位，使得源-阱结势垒下降，造成寄生双极晶体管的开启，栅极此时便无法控制电流开关，发生闩锁效应。
技术实现思路
本专利技术所要解决的技术问题是提供一种，能减少正面工艺所需要的掩膜版的数量、提高芯片内晶体管的密度，能减少P型阱区的空穴的积累、提高抗闩锁的能力，能获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率晶体管器件。为解决上述技术问题，本专利技术提供的包括如下步骤步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区。步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱的深度、所述沟槽的底部处于所述P型阱中。步骤四、在所述沟槽淀积P型多晶硅，所述P型多晶硅未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层，所述第二绝缘介质层位于所述P型多晶硅顶部并将所述沟槽完全填满。步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区。步骤六、形成金属接触；所述源极、背栅极、和所述P型多晶硅的金属接触短接。进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为I. 0E13cm_3 I. 0E16cm_3。进一步的改进是，步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化娃，厚度为O. 5 μ m 2 μ m。进一步的改进是，步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为I. 0E13cnT2 I. OEHcnT2 ;所述P型阱的退火温度为1000。。 1200。。。进一步的改进是，步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化娃，厚度为O. 5μηι Ιμ ;所述沟槽的宽度为O. 5 μ m以上、所述沟槽的深度为I μ m。进一步的改进是，步骤四中所述P型多晶硅的掺杂杂质为硼或氟化硼、体浓度为I. 0E18cm_3 I. 0E21cm_3 ;所述第二绝缘介质层的组成材料为氧化硅；所述P型多晶硅和所述第二绝缘介质层的厚度分别为所述沟槽的深度的1/2。进一步的 改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为I. 0El-24cnT2 I. 0E16cnT2 ;所述背栅接触注入杂质为硼或氟化硼，注入剂量为I. OEHcnT2 I. 0E16cnT2。进一步的改进是，步骤六中所述P型多晶硅的金属接触是先形成一穿过所述第二绝缘介质层的接触孔再填入金属形成，所述P型多晶硅的金属接触与所述源极、所述背栅极的金属接触在金属层短接。进一步的改进是，所述功率晶体管为一种硅基器件，或者所述功率晶体管为一种化合物半导体器件。所述功率晶体管为纵向双扩散场效应晶体管；或者，所述功率晶体管为绝缘栅双极晶体管。本专利技术方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为承压区刻蚀的硬掩膜，减少了正面工艺所需要的掩膜版的数量，能提高芯片内晶体管的密度。本专利技术方法通过在P型阱区内部植入一P型多晶硅层，并通过金属接触将之与源极短接，有利于P型阱区的空穴流迅速流出而减少空穴的积累，从而能提高器件的抗闩锁的能力。本专利技术方法还有利于获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图I是本专利技术实施例方法流程图；图2-图7是本专利技术实施例方法的各步骤中的器件结构示意图。具体实施例方式如图I所示，是本专利技术实施例方法流程图；如图2至图7所示是本专利技术实施例方法的各步骤中的器件结构示意图。本专利技术实施例包括如下步骤步骤一、如图2所示，在N型承压区101的表面由下往上依次形成栅氧化层103、栅多晶硅104和绝缘介质层105 ;采用光刻刻蚀对所述绝缘介质层105和所述栅多晶硅104进行刻蚀形成所述栅极。所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述隔离型功率晶体管为硅基器件时，所述N型承压区101为硅外延层、或直拉单晶硅、或区熔单晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区101为化合物半导体外延层。所述N型承压区101的掺杂杂质为磷或砷，掺杂杂质的体浓度为I. OE13cm-3 I.0E16cm 3o所述绝缘介质层105的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2μ m0步骤二、如图3所示，以所述绝缘介质层105为第一掩膜进行离子注入形成P型阱102并对所述P型阱102进行退火推进，推进到所述栅多晶硅104底部的部分所述P型阱102组成沟道区。所述P型阱102的离子注入的杂质为硼或氟化硼，注入剂量为1.0E13cm_2 I. OEHcnT2 ;所述P型阱102的退火温度为1000。。 1200。。。步骤三、如图4所示,在所述绝缘介质层105的侧面形成侧墙介质层106 ;以所述绝缘介质层105和所述侧墙介质层106为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀 深度小于所述P型阱102的深度、所述沟槽的底部处于所述P型阱102中。所述侧墙介质层106的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m I μ m ;所述沟槽的宽度为O. 5 μ m以上、所述沟槽的深度为I μ m。步骤四、如图5所示，在所述沟槽淀积P型多晶硅107，所述P型多晶硅107未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层108，所述第二绝缘介质层108位于所述P型多晶硅107顶部并将所述沟槽完全填满。所述P型多晶硅107的掺杂杂质为硼或氟化硼、体浓度为I. 0E18cm_3 I. 0E21cm_3 ;所述第二绝缘介质层108的组成材料为氧化硅；所述P型多晶硅107和所述第二绝缘介质层108的厚度分别为所述沟槽的深度的1/2。步骤五、如图6和图7所示，去除所述侧墙介质层106 ;进行源极注入形成源极109，进行背栅接触注入形成背栅接触区110。所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为I. OEHcnT2 I. 0E16cm_2 ;所述背栅接触注入杂质为硼或氟化硼，注入剂量为I. OEHcnT2 I. 0E16cnT2。步骤六、如图7所示，形成金属接触111 ;所述源极109、背栅极、和所述P型多晶硅107的金属接触111短接。所述背栅极即为所述P型阱102，是通过在所述背栅接触区110上形成的金属接触111引出。所述P型多晶硅107的金属接触11本文档来自技高网...

【技术保护点】
一种功率晶体管的制造方法，其特征在于，包括如下步骤：步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极；步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区；步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱的深度、所述沟槽的底部处于所述P型阱中；步骤四、在所述沟槽淀积P型多晶硅，所述P型多晶硅未将所沟槽填满；再在所述沟槽淀积第二绝缘介质层，所述第二绝缘介质层位于所述P型多晶硅顶部并将所述沟槽完全填满；步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；步骤六、形成金属接触；所述源极、背栅极、和所述P型多晶硅的金属接触短接。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩峰，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：