【技术实现步骤摘要】
本专利技术涉及一种半导体 集成电路制造工艺方法，特别是涉及一种。
技术介绍
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但不同掩膜版之间的对准偏差，使得器件尺寸无法按需求而缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。此外，阱区的空穴电流达到一定程度时，会抬高阱区电位，使得源-阱结势垒下降，造成寄生双极晶体管的开启，栅极此时便无法控制电流开关，发生闩锁效应。
技术实现思路
本专利技术所要解决的技术问题是提供一种，能减少正面工艺所需要的掩膜版的数量、提高芯片内晶体管的密度，能减少P型阱区的空穴的积累、提高抗闩锁的能力，能获得更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率晶体管器件。为解决上述技术问题，本专利技术提供的包括如下步骤步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅...
【技术保护点】
一种功率晶体管的制造方法，其特征在于，包括如下步骤：步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极；步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区；步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行刻蚀并形成沟槽，所述刻蚀的刻蚀深度小于所述P型阱的深度、所述沟槽的底部处于所述P型阱中；步骤四、在所述沟槽淀积P型多晶硅，所述P型多晶硅未将所沟槽填满；再在所述沟槽...
【技术特征摘要】
【专利技术属性】
技术研发人员：韩峰，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。