存储卡封装结构及存储卡的制备方法技术

本发明专利技术提供了一种存储卡封装结构，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。本发明专利技术还提供了一种对应的存储卡制造方法。本发明专利技术可省去半导体基板并减少导线量，从而显着节省存储卡的生产成本。

【技术实现步骤摘要】

本专利技术涉及存储卡领域，更具体地说，涉及。
技术介绍
随着手机与各种便携式产品的发展，小型存储卡市场快速成长，例如SD(SecureDigital) ,Micro SD,MMC(Multi Media Card)、USB 2. 0 与 USB 3.0 接口存储卡(U 盘)等。存储卡是一种高容量闪存电路模块，该电路模块可连接至一电子信息平台，例如个人计算机、手机、数码相机、多媒体浏览器等，用以存储各种数字多媒体数据，例如数码相片、视频数据或音频数据等。现有的存储卡(例如Micro SD卡)包括有基板、快闪存储器芯片、控制器芯片以及被动组件，其中快闪存储器芯片、控制器芯片以及被动组件分别电连接到基板，且基板上·包括与外界平台电连接的金手指，上述基板、快闪存储器芯片、控制器芯片以及被动组件通过封胶体封装为一体。上述存储卡中，封装工艺中所采用基板由塑酯材料构成，且其中包含有电路连接线(通常为铜箔线路)，通过基板内的电路连接线实现控制器芯片与快闪存储器芯片、被动组件及金手指之间的电连接。由于基板材料本身的价格较高且加工工艺相对复杂，使得存储卡芯片的成本相对提高。另外，基片中的金线因为所有芯片皆需要绑线连接到基板相对行程较长，也会增加整体封装工艺的成本。
技术实现思路
本专利技术要解决的技术问题在于，针对上述存储卡成本较高的问题，提供一种成本较低的。本专利技术解决上述技术问题的技术方案是，提供一种存储卡封装结构，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。在本专利技术所述的存储卡封装结构中，所述存储卡为SD卡，micro-SD卡USB2. O接口闪存盘或USB 3. O接口闪存盘。在本专利技术所述的存储卡封装结构中，所述快闪存储器芯片通过芯片绑定在所述金属导线架底板正面，所述控制器芯片堆叠在所述快闪存储器芯片上。在本专利技术所述的存储卡封装结构中，所述快闪存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。在本专利技术所述的存储卡封装结构中，所述控制器芯片集成有被动组件。在本专利技术所述的存储卡封装结构中，所述金属导线架底板上还设有被动组件安装位且所述被动组件安装位焊接有被动组件，所述被动组件通过底板金属点绑线到控制器芯片的多个管脚完成电气连接。在本专利技术所述的存储卡封装结构中，还包括芯片型被动组件且所述被动组件被芯片绑定于金属导线架底板之上，并通过该被动组件芯片上的管脚与控制器芯片的管脚电气连接。本专利技术还提供一种存储卡的制备方法，包括以下步骤(a)通过冲压或蚀刻方式在金属导线架底板上加工出单层线路且该金属导线架底板的正面预留有芯片置放位置并于金属导线架底板背面金属表面处理出多个金手指；(b)将快闪存储器芯片和控制器芯片绑定置于金属导线架底板正面之上；(C)使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述 快闪存储器芯片的管脚，并使用导电材料采用打线绑定工艺电气连接所述控制器芯片的多个管脚与所述金属导线架底板上的金手指；(d)将所述金属导线架底板、控制器芯片以及快闪存储器芯片通过封胶体进行封装;(e)将凝固后的封胶体裁切为预定形状的存储卡。在本专利技术所述的存储卡的制备方法中，所述步骤(b)包括将所述快闪存储器芯片通过芯片绑定在所述金属导电底板上并将所述控制器芯片堆叠在所述快闪存储器芯片上。在本专利技术所述的存储卡的制备方法中，所述步骤(b)包括将所述存储器芯片及控制器芯片分别通过芯片绑定在所述金属导线架底板正面。本专利技术的，通过金属导线架底板代替半导体基板实现芯片固定，并通过打线绑定实现电气连接，可显着节省存储卡的生产成本。附图说明图I是本专利技术的存储卡封装结构第一实施例中金属导线架底板的示意图。图2是本专利技术的图I中的金属导线架底板固定芯片及打线后的示意图。图3是本专利技术的存储卡封装结构第一实施例的截面示意图。图4是本专利技术的存储卡封装结构第二实施例中金属导线架底板的示意图。图5是本专利技术的图4中的金属导线架底板固定芯片及打线后的示意图。图6是本专利技术的存储卡封装结构第二实施例的截面示意图。图7是本专利技术的存储卡封装结构第三实施例的截面示意图。图8是本专利技术的存储卡封装结构第三实施例的示意图。图9是本专利技术的存储卡封装结构第四实施例的截面示意图。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图1-3所示，是本专利技术存储卡封装结构第一实施例的示意图。在本实施例中，存储卡包括金属导线架底板(lead frame)、控制器芯片(controller die) 14以及快闪存储器芯片(flash memory die) 13,上述金属导线架底板、控制器芯片14以及快闪存储器芯片13通过封胶体17封装为一体。在本实施例中，为减少所需组件，可通过设计手段将控制器芯片14集成所有被动组件(例如当存储卡为Micro SD卡时，被动组件包括容阻组件；当存储卡为USB接口闪存盘时，即USB Flash Disk,被动组件可包括晶振及容阻组件)，从而使所有芯片组件减少到只剩控制器芯片14芯片与快闪存储器芯片13。金属导线架底板上包括通过冲压或蚀刻而形成单层导体线路，在本实施例中，单层导体线路包括主体12及多个触片11，如图I所示。上述多个触片11在其反面形成对外部接触连接的多个金手指(Golden finger) 16 (例如通过在多个独立触片的下表面电镀金表面)，如图2所示。在封装完成并沿切割线18切割后，各个触片11相互独立，并与金属导线架底板的主体12分离，从而各个金手指16相互绝缘。 快闪存储器芯片13位于金属导线架底板的主体12的正面(upper side)并通过芯片绑定(die bond)的方式固定,控制器芯片14堆叠在快闪存储器芯片13的上表面。控制器芯片14的多个管脚(die pads)与快闪存储器芯片13的管脚(flash memory die pads)通过封胶体内的导电材料15通过打线绑定(wire bonding)工艺电气连接,并且该控制器芯片14的多个管脚通过封胶体17内的导电材料15打线绑定工艺电连接到金属导线架底板的触片11的上表面(upper side)，由于触片11本身为导体，因此导电材料只需打到触片11的上表面，控制器芯片14的多个管脚即可电气连接到金手指16。上述导电材料可以为金线、铜线、铝线或合金线。由于控制器芯片14的尺寸通常小于快闪存储器芯片13的尺寸，因此可通过多种方式实现堆叠及打线。例如，在图2中，可将控制器芯片14的管脚置于控制器芯片14的两条边上，控制器芯片13的其中一条边上的管脚直接打线连接到金属导线架底板的触片11、另一边的管脚连接到快闪存储器13的管脚。此外，也可将控制器芯片13的管脚集中在一条边上，并将其管脚分别打线连接到快闪存本文档来自技高网...

【技术保护点】
一种存储卡封装结构，其特征在于，包括通过封胶体封装的金属导线架底板、控制器芯片以及快闪存储器芯片，其中所述金属导线架底板上包括通过冲压或蚀刻而形成的单层导体线路且该金属导线架底板背面包括对外部接触连接的多个金手指，所述快闪存储器芯片位于所述金属导线架底板正面，所述控制器芯片的多个管脚与所述快闪存储器芯片的管脚通过封胶体内的导电材料电气连接且该控制器芯片的多个管脚通过封胶体内的导电材料电气连接到所述金手指。

【技术特征摘要】

【专利技术属性】
技术研发人员：赖振楠，
申请(专利权)人：赖振楠，
类型：发明
国别省市：