半导体集成电路装置制造方法及图纸

技术编号:8304149 阅读:179 留言:0更新日期:2013-02-07 11:57
本发明专利技术提供一种半导体集成电路装置。相对于连接第1供电用金属布线(MV1)与设置于其上层的第2供电用金属布线(NV1)的供电用插塞(QV1)而言,在其附近设置有连接第1电路用金属布线(M4)与设置于其上层的第2电路用金属布线(N4)的布线插塞(Q4)。而且,供电用插塞(QV1)与布线用插塞(Q4)被配置为在第1供电用金属布线(MV1)延伸的方向上相对地错开位置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路装置的布局,尤其涉及对兼顾半导体集成电路装置的微细化和小面积化有效的技术。·
技术介绍
以往,在半导体集成电路装置中,通过自由地配置并布线具有各种各样的宽度或长度的晶体管,由此实现具有所期望的功能的多种多样的电路单位。将该电路单位称为单元(cell)。而且,组合该单元并进行配置布线,由此实现大规模集成电路装置(LSI =LargeScale Integration)。近年来,伴随着用于削减芯片成本的单元的小面积化,不仅需要缩小被配置于单元内的晶体管或布线的尺寸,还谋求在单元内无浪费地配置晶体管或布线。结果,尤其是在双稳态触发电路或闩锁电路等复杂的单元中,在布局上存在以下的问题。图10是以小面积来实现闩锁电路单元的布局俯视图。图10中,配置由栅极布线Gn (η为整数、以下同样)及形成有源极/漏极的活性区域Dn构成的晶体管Τη,在其上层形成有用于连接这些晶体管Tn的第I层金属布线Mn。用于供给各晶体管Tn的源极电位的供电用活性区域DVO DVl及供电用第I层金属布线MVO MVl在单元的上下端沿着附图横向延伸。再有,形成有连接栅极布线Gn或活性区域Dn与金属本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:池上智朗西村英敏
申请(专利权)人:松下电器产业株式会社
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1