本发明专利技术提供一种半导体装置。连接供电用活性区域(DV0)与供电用金属布线(MV0)的供电用插头包括以规定长度的第1间距(S0)配置的多个第1插头(PV2～PV5)、和直到最近的第1插头(PV5)为止的中心间距离不同于第1间距(S0)的整数倍的第2插头(PVX0～PVX2)。并且，与供电用活性区域(DV0)及供电用金属布线(MV0)最靠近的布线用插头、即第3插头(P50)最靠近的供电用插头是第2插头(PVX0，PVX1)。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置的布局，尤其涉及可有效兼顾半导体装置的微细化和高速化的技术。
技术介绍
以往在半导体装置中，通过自由地对具有各种宽度和长度的晶体管进行配置布线，来实现具有期望的功能的各种电路单位。将该电路单位称作单元。并且，通过组合该单元来进行配置布线，从而实现大规模集成电路装置(LSI Large Scale Integration)。近几年，伴随着用于削减芯片成本的单元的小面积化，不仅要求减小在单元内配置的晶体管和布线的尺寸，而且还要求在单元内无浪费地配置晶体管和布线。其结果，特别是在触发电路或锁存电路等复杂的单元中，在布局上存在如下的问题。·图11是以小面积实现锁存电路单元的布局俯视图。在图11中，配置由形成了栅极布线Gn (η是整数，以下相同)及源极/漏极的活性区域Dn构成的晶体管Τη，在其上层形成用于连接这些晶体管Tn的金属布线Mn。用于供给各晶体管Tn的源极电位的供电用活性区域DVO DVl及供电用金属布线MVO MVl在单元的上下端延伸至附图的横向上。此夕卜，形成有连接栅极布线Gn或者活性区域Dn与金属布线Mn的布线用插头Ρη、及连接活性区域DVO DVl与金属布线MVO MVl的供电用插头PVn。为了抑制晶体管Tn的源极电位下降，通常以等间隔配置多个供电用插头PVn。即，供电用插头PVn的中心位于具有规定长度的间距SO的栅格线Ln上。由此，在上下左右相邻地配置多个以栅格的整数倍定义横向宽度的单元时，能够配置成使各单元的供电用插头彼此重叠，因此在不会彼此阻碍的情况下能够细密地配置供电用插头。在此，在栅极布线Gn的电位与晶体管Tn的源极电位大不相同的情况下，在供电用活性区域DVO DVl或者供电用金属布线MVO MVl中产生的噪声影响栅极布线Gn，会引起晶体管的误动作。为了防止这种情况，布线用插头Pn与供电用插头PVn之间的间隔需要设为供电用插头PVn彼此之间的间隔以上。例如，在图11的情况下，需要分别增大布线用插头P14与供电用插头PV6、PV7之间的间隔、布线用插头P24与供电用插头PVlO、PVll之间的间隔、布线用插头P15与供电用插头PV21、PV22之间的间隔、布线用插头P20与供电用插头PV23、PV24之间的间隔。此外，即使在栅极布线Gn的电位与晶体管Tn的源极电位相差并不是很大的情况下，由于设计规则和制造工艺的观点，需要使布线用插头Pn与供电用插头PVn之间的间隔增大某一程度。但是，为此需要使单元在上下方向上伸长，其结果会增大单元面积。作为解决该问题的方法，在专利文献I中，省略了供电用插头PVn的一部分。例如，在图12的例子中，省略了图11中的供电用插头PV6、PV7、PV10、PV11、PV21 PV24。由此，维持单元的小面积布局的同时，能够充分增大布线用插头Pn与供电用插头PVn之间的间隔，能够使电路动作稳定。此外，供电用金属布线MVO MVl的电阻通常比供电用活性区域DVO DVl的电阻低，因此实质的源极电位下降是在直到离晶体管最近的供电用插头为止的供电用活性区域内产生。若该供电用活性区域较短，换言之，若晶体管与供电用插头靠近，则源极电位下降并不会成为问题。例如，通过配置供电用插头PV9，从而晶体管T12、T14的源极电位的降低不太会成为问题。在先技术文献专利文献专利文献I :特开2010-067799号公报
技术实现思路
·(专利技术想要解决的课题)但是，例如，在上下方向上将单元彼此相邻配置的半导体装置的构成中，当应用了上述的专利文献I的方法时，会过多地省略供电用插头，因此有可能会显著地表现出晶体管的源极电位的降低。图13表示在上下方向上相邻地配置了如图11的单元的半导体装置的构成中应用了专利文献I的方法的情况。在图13的构成中，在供电用活性区域DVO及供电用金属布线MVO中，省略了栅格线L6 L13上的供电用插头PV6 PV13的全部。由此，确实将布线用插头Pn与供电用插头PVn之间的间隔确保得较大，维持了半导体装置的动作稳定性。但是，对于一部分晶体管而言，由于供电用插头离得较远，源极电位会降低很多。例如，若关注晶体管Τ12、Τ14，则最近的供电用插头成为离得较远的PV5、PV14，因此源极电位降低很多。其结果，晶体管的电流驱动能力降低，以至于会产生导致半导体装置的动作速度的降低的问题。此外，在近几年的半导体装置中，有时利用相邻的2个标准单元列构成一个标准单元，在这种构成中，大多情况下栅极布线和活性区域会横切配置在标准单元列间的供电用金属布线。此时，若横切供电用金属布线的栅极布线和活性区域与供电用插头过度地靠近，则产生两者短路等形成不良的可能性很高。作为其对策，考虑到省略与横切供电用金属布线的栅极布线和活性区域靠近的栅格线上的供电用插头，但是此时，如上所述，会降低晶体管的源极电位，因此并不优选。本专利技术的目的在于在半导体装置中提供一种不会带来晶体管的电流驱动能力的降低引起的动作速度降低、和面积的增加，且可充分确保布线用插头与供电用插头之间的间隔来维持动作稳定性的布局结构。此外，本专利技术的目的在于在半导体装置中提供一种不会带来晶体管的电流驱动能力的降低引起的动作速度降低、和面积的增加，且可充分确保横切供电用金属布线的栅极布线和活性区域与供电用插头之间的间隔来维持动作稳定性的布局结构。(用于解决课题的方法)在本专利技术的第I方式中，作为半导体装置，具备在第I方向上延伸的供电用活性区域；活性区域，设置在所述供电用活性区域的、垂直于所述第I方向的第2方向的一侧，并且成为晶体管的源极或者漏极；栅极布线，设置在所述供电用活性区域的、所述第2方向上的设有所述活性区域的一侧，成为晶体管的栅极；供电用金属布线，设置在所述供电用活性区域的上层上；电路用金属布线，设置在所述活性区域及栅极布线的上层上；多个供电用插头，连接所述供电用活性区域与所述供电用金属布线；和多个布线用插头，连接所述活性区域与所述电路用金属布线，或者连接所述栅极布线与所述电路用金属布线，所述多个供电用插头包括以规定长度的第I间距配置的多个第I插头；和直到最近的所述第I插头为止的中心间距离不同于所述第I间距的整数倍的第2插头，所述多个布线用插头包括与所述供电用活性区域及所述供电用金属布线最靠近的第3插头，与至少I个所述第3插头最靠近的所述供电用插头是所述第2插头。根据该方式，连接供电用活性区域与供电用金属布线的多个供电用插头包括以规定长度间距配置的多个插头(第I插头)、和直到最近的第I插头为止的中心间距离不同于规定长度间距的整数倍的、所谓错开间距配置的插头(第2插头)。并且，若从与供电用活性区域及供电用金属布线最靠近的布线用插头(第3插头)观察，则最近的供电用插头不是以规定长度间距配置的第I插头，而是错开间距配置的第2插头。即，在靠近布线用插头的位置上，不是省略供电用插头，而是错开间距、换言之在供电用活性区域延伸的第I方向上错开位置来配置。因此，不会导致晶体管的源极电位降低，能够充分确保布线用插头与供电用插头之间的间隔。并且，也不需要使半导体装置在与第I方向正交的第2方向上伸长。在本专利技术的第2方式中，作为半导体装置，具备在第I方向上延伸的供电用活性 区域；活性区域，设置在所述供电用活性区域的、垂直于所述第I方向本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：中西和幸，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。