半导体装置制造方法及图纸

本发明专利技术提供一种即使在伴随MISFET的精细化而导入的新的布图规则的状况下，也能减小构成数字电路的标准单元的布图面积的技术。例如，在标准单元的CL的两端的角部，突出布线PL1A从电源布线L1A向标准单元CL的内部（Y方向）突出，并且形成从突出的PL1A向X方向弯曲了的弯曲部BD1A。而且，通过栓塞PLG将该弯曲部BD1A和p型半导体区域PDR连接起来。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，特别涉及适用于包含使用了标准单元(standard cell)的逻辑电路的半导体装置而有效的技术。
技术介绍
日本特开2008-118004号公报(专利文献I)中记载有如下布图结构在邻接的标准单元的边界线上引出与扩散层连接的电源布线。具体地，在专利文献I中记载有布图构成为在邻接的标准单元间共用扩散层，并且，从电源布线在邻接的标准单元间的边界线上引出布线。而且，在专利文献I中记载有如下结构通过栓塞将在邻接的标准单元间的边界线上引出的布线与邻接的标准单元间共用的扩散层电连接起来。现有技术文献 专利文献专利文献I:日本特开2008-118004号公报
技术实现思路
(专利技术要解决的问题)在半导体装置中形成多个集成电路，但这些集成电路通过模拟电路、数字电路构成。特别是，作为数字电路的布图设计技术，广泛利用使用了标准单元的设计技术。例如，作为标准单元而准备逆变器电路、NAND电路、EXOR电路、双稳态多谐振荡器电路等单位电路，并将该标准单元配置成列状。而且，以针对配置成列状的多个标准单元构成集成电路的方式进行布线设计，从而形成具有规定的功能的数字电路(例如，逻辑电路)。此时，因为多个标准单元的每一个需要用于进行动作的电源，所以以夹着配置为列状的多个标准单元的方式配置有电源布线(VDD)和基准布线(GND)，通过从该电源布线(VDD )和基准布线(GND )引出的引出布线对各个标准单元提供电源电压以及基准电压。即、形成平行于规定方向延伸的电源布线(VDD)和基准布线(GND)，以夹在该电源布线(VDD)和基准布线(GND)之间的方式在规定方向上排列多个标准单元。各个标准单元由多个晶体管构成，所以在各个标准单元中形成有构成晶体管的扩散层、栅电极。以往，关于构成标准单元的扩散层的形状、栅电极的形状，没有布图规则上的限制，所以能够形成所有形状的扩散层、栅电极。因此，通过对扩散层的形状、栅电极的形状进行研究，能够自由地设计标准单元的布图，以减小集成电路的面积。但是，近年来，构成集成电路的晶体管(MISFET (Metal Insulator SemiconductorField Effect Transistor :金属绝缘半导体场效应晶体管))的精细化不断发展，构成MISFET的扩散层、栅电极的精细化不断发展。该扩散层、栅电极使用光刻技术来形成，但如果扩散层、栅电极的精细化不断发展，则光刻技术的加工精度成为问题。即、虽然对扩散层的形状、栅电极的形状进行了研究，以使标准单元的布图成为最小，但由于伴随扩散层、栅电极的精细化而产生的光刻技术的加工精度的问题，越来越难按照设计值来形成研究得到的复杂的形状的扩散层、栅电极。例如，在扩散层的形状为复杂的多边形的情况下，在栅电极上形成有折弯的部分时，因为光刻技术中的加工精度的问题，角部设为圆形形状，从而易于发生形状劣化。在这种情况下，成为扩散层、栅电极从设计值偏离了的形状，从而产生MISFET的性能偏差。因此，例如，在形成比28nm节点还精细化的MISFET的情况下，为了使所形成的MISFET的性能均匀化(均一 化)，在布图规则上设置一定的限制。即、如果MISFET精细化了，则由于光刻技术的加工精度的问题而难以高精度地形成复杂的形状，所以设定使构成MISFET的扩散层的形状、栅电极简单化的规则，从而保证精细化了的MISFET的性能。具体地，作为设定的布图规则，设置有等间隔地排列栅电极(多晶硅膜)并使栅电极完全不弯曲地设为直线形状的规则、将扩散层的形状设为8顶点以内的图形形状的规则等。在设置有这样的新的布图规则的状况下进行标准单元的布图设计时，会发生标准单元的面积变大的问题点。本专利技术的目的在于提供一种即使在设置有伴随MISFET的精细化而导入的新的布图规则的状况下，也能减小构成数字电路的标准单元的布图面积的技术。本专利技术的前述以及其它的目的和新的特征，通过本说明书的记述以及附图来加以明确。(解决问题采用的方案)如果简单说明本申请所公开的专利技术中的、代表性的技术方案的概要，则如下所述。代表性的实施方式的半导体装置具有第I布线层的第I电源布线，在沿着第I方向的第I边上延伸；以及所述第I布线层的第2电源布线，在与第I边隔开规定间隔地平行的第2边上延伸，且被施加比所述第I电源布线低的电压。进而，在所述第I边的两端部处具有2条第I突出布线，该第I突出布线从所述第I电源布线分岐并向朝向所述标准单元的内部的所述第2方向突出，在所述第2边的两端部处具有2条第2突出布线，该第2突出布线从所述第2电源布线分岐并向朝向所述标准单元的内部的所述第2方向突出。在此，从所述第I突出布线和所述第2突出布线之中抽出的至少I条以上的突出布线包含端部向朝向所述标准单元的内部的所述第I方向弯曲了的第I弯曲部。另外，代表性的实施方式的半导体装置具有沿着半导体基板的第I方向而邻接配置的多个标准单元。此时，设为矩形形状的所述多个标准单元的每一个具有(a)在沿着所述第I方向的第I边上延伸的第I布线层的第I电源布线；(b)在与所述第I边隔开规定间隔地平行的第2边上延伸并被施加比所述第I电源布线低的电压的所述第I布线层的第2电源布线。而且，具有(C)配置在所述第I电源布线侧的第I半导体区域以及配置在所述第2电源布线侧的第2半导体区域，所述第I半导体区域以及所述第2半导体区域在所述第I电源布线与所述第2电源布线之间的所述半导体基板内沿与所述第I方向交叉的第2方向排列配置；以及(d)在所述第2方向延伸并且在所述第I方向等间隔地形成在所述半导体基板上的多个栅电极。另外，所述多个标准单元的每一个还(e)在所述第I边的两端部处具有从所述第I电源布线分岐而向朝向所述标准单元的内部的所述第2方向突出的2条第I突出布线；以及(f)在所述第2边的两端部处具有从所述第2电源布线分岐而向朝向所述标准单元的内部的所述第2方向突出的2条第2突出布线。在此，从所述第I突出布线和所述第2突出布线中抽出的至少I条以上的突出布线包含端部向朝向所述标准单元的内部的所述第I方向弯曲了的第I弯曲部。而且，在形成有所述第I弯曲部的所述突出布线是从所述第I电源布线分岐的突出布线的情况下，所述突出布线通过与所述第I弯曲部连接的第I栓塞与所述第I半导体区域电连接。另一方面，在形成有所述第I弯曲部的所述突出布线是从所述第2电源布线分岐的突出布线的情况下，所述突出布线通过与所述第I弯曲部连接的第2栓塞与所述第2半导体区域电连接。另外，代表性的实施方式的半导体装置具备沿着半导体基板的第I方向邻接配置的多个标准单元。此时，设为矩形形状的所述多个标准单元的每一个具有(a)在沿着所述第I方向的第I边上延伸的第I布线层的第I电源布线；以及(b)在与所述第I边隔开规定间隔地平行的第2边上延伸，并被施加比所述第I电源布线低的 电压的所述第I布线层的第2电源布线。而且，还具有(C)配置在所述第I电源布线侧的第I半导体区域以及配置在所述第2电源布线侧的第2半导体区域，所述第I半导体区域以及第2半导体区域在所述第I电源布线和所述第2电源布线之间的所述半导体基板内沿与所述第I方向交叉的第2方向排列配置；以及(d)在所述第2方向延伸并且在所述第I方向等间隔地形成在所述半导体基板上的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，具备沿半导体基板的第I方向邻接配置的多个标准单元， 设为矩形形状的所述多个标准单元的每一个具有 Ca)在沿着所述第I方向的第I边上延伸的第I布线层的第I电源布线； (b)在与所述第I边隔开规定间隔地平行的第2边上延伸、且被施加比所述第I电源布线低的电压的所述第I布线层的第2电源布线； (c)配置在所述第I电源布线侧的第I半导体区域以及配置在所述第2电源布线侧的第2半导体区域，所述第I半导体区域以及所述第2半导体区域在所述第I电源布线与所述第2电源布线之间的所述半导体基板内沿与所述第I方向交叉的第2方向排列配置；以及 Cd)在所述第2方向延伸并且在所述第I方向等间隔地形成在所述半导体基板上的多个栅电极， 所述半导体装置的特征在于， 所述多个标准单元的每一个还具有 (e)在所述第I边的两端部处，从所述第I电源布线分岐而向朝向所述标准单元的内部的所述第2方向突出的2条第I突出布线；以及 (f)在所述第2边的两端部处，从所述第2电源布线分岐而向朝向所述标准单元的内部的所述第2方向突出的2条第2突出布线， 其中，从所述第I突出布线和所述第2突出布线中抽出的至少I条以上的突出布线包含端部向朝向所述标准单元的内部的所述第I方向弯曲了的第I弯曲部， 在形成有所述第I弯曲部的所述突出布线是从所述第I电源布线分岐的突出布线的情况下，所述突出布线通过与所述第I弯曲部连接的第I栓塞与所述第I半导体区域电连接， 在形成有所述第I弯曲部的所述突出布线是从所述第2电源布线分岐的突出布线的情况下，所述突出布线通过与所述第I弯曲部连接的第2栓塞与所述第2半导体区域电连接。2.根据权利要求I所述的半导体装置，其特征在于， 在邻接配置的多个所述标准单元中，形成于各个所述标准单元的所述第I半导体区域相互分离，并且，形成于各个所述标准单元的所述第2半导体区域也相互分离。3.根据权利要求2所述的半导体装置，其特征在于， 形成于各个所述标准单元的所述第I半导体区域配置为与将所述标准单元的所述第I边的一端部和所述第2边的一端部连接起来的第I边界线、将所述第I边的另一端部和所述第2边的另一端部连接起来的第2边界线这两者都不接触； 形成于各个所述标准单元的所述第2半导体区域配置为与将所述标准单元的所述第I边的一端部和所述第2边的一端部连接起来的所述第I边界线、将所述第I边的另一端部和所述第2边的另一端部连接起来的所述第2边界线这两者都不接触。4.根据权利要求I所述的半导体装置，其特征在于， 在形成有所述第I弯曲部的所述突出布线为所述第I突出布线的情况下，在所述第I方向延伸的所述第I电源布线与向所述第I方向弯曲的所述第I弯曲部之间的离间区域形成有至少I条以上的在所述第I方向延伸的所述第I布线层的第I布线。5.根据权利要求4所述的半导体装置，其特征在于， 所述第I布线是将包含在所述多个栅电极中的2条以上的栅电极电连接起来的布线。6.根据权利要求I所述的半导体装置，其特征在于， 在形成有所述第I弯曲部的所述突出布线是所述第2突出布线的情况下，在所述第I方向延伸的所述第2电源布线与向所述第I方向弯曲的所述第I弯曲部之间的离间区域形成至少I条以上的在所述第I方向延伸的所述第I布线层的第I布线。7.根据权利要求6所述的半导体装置，其特征在于， 所述第I布线是将包含在所述多个栅电极中的2条以上的栅电极电连接起来的布线。8.根据权利要求I所述的半导体装置，其特征在于， 形成有所述第I弯曲部的所述突出布线还具有从所述第I弯曲部的端部向所述第2方向弯曲了的第2弯曲部。9.根据权利要求8所述的半导体装置，其特征在于， 在形成有所述第I弯曲部和所述第2弯曲部的所述突出布线是所述第I突出布线的情况下，形成有所述第I弯曲部和所述第2弯曲部的所述突出布线通过与所述第2弯曲部连接的第3栓塞与所述第I半导体区域电连接。10.根据权利要求8所述的半导体装置，其特征在于， 在形成有所述第I弯曲部和所述第2弯曲部的所述突出布线是所述第2突出布线的情况下，形成有所述第I弯曲部和所述第2弯曲部的所述突出布线通过与所述第2弯曲部连接的第4栓塞与所述第2半导体区域电连接。11.根据权利要求I所述的半导体装置，其特征在于， 从所述第I突出布线和所述第2突出布线中抽出的至少I条以上的突出布线包含端部向朝向相邻的所述标准单元各自的内部的所述第I方向弯曲了的2个第I弯曲部。12.根据权利要求...

【专利技术属性】
技术研发人员：清水洋治，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：