半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，在单元列(A1)的N型阱区域(NW)中设置阱电位供给区域(14n)。以同一间距配置在阱电位供给区域(14n)的横向两侧配置的相邻栅极(15a、15b)、进一步在两侧配置的相邻栅极(15c、15d)。此外，相邻单元列(A2)具有在纵向上分别与相邻栅极(15a～15d)对置的4根栅极(15e～15h)。即，阱电位供给区域(14n)周边的栅极图案维持形状规则性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及设置了用于对阱区域进行供电的阱电位供给区域的半导体装置。
技术介绍
在现有技术中的半导体装置中，为了控制阱电位，或者为了防止闩锁(latch up),在活性晶体管的附近设置了用于对阱区域进行供电的阱电位供给区域。再者，所谓“活性晶体管”是利用晶体管的工作特性来对电路的期望功能进行贡献的晶体管。图12是表示设置了阱电位供给区域的半导体装置的现有布局的一例的图。在图12的结构中，在图中的纵向上，排列配置在图中横向上配置了多个标准单元的标准单元列。并且，在中央的标准单元列中插入了阱电位供给单元VSC。VSCN是注入了 N型杂质、对N型阱提供阱电位的阱电位供给区域(TAP区域)，VSCP是注入了 P型杂质、对P型阱提供阱电 位的阱电位供给区域。现有技术文献专利文献专利文献I JP特开2008-235350号公报专利文献2 JP特开2007-12855号公报专利文献3 JP特开2001-148464号公报专利文献4 JP特开2009-32961号公报
技术实现思路
(专利技术要解决的课题)在最近的半导体装置中，随着微细化的发展，在使栅极暴露时，由衍射光引起的光学邻近效应的影响变大。因此，根据周边的栅极图案的状况，会引起光学邻近效应的影响大不相同、产生栅极长度的偏差的这种问题。为了应对该问题，需要确保对象栅极的周边栅极图案的形状规则性。并且，不仅是对象栅极在左右方向上排列的栅极图案，对于在上下方向排列的栅极图案，也需要维持形状规则性。但是，在现有技术中，在配置了阱电位供给单元的情况下，无法维持对象栅极在左右方向及上下方向上排列的栅极图案的形状规则性。例如，在图12的布局中，由于阱电位供给单元VSC的挿入，对于上面的标准单元列的栅电极GT5及虚拟栅极GT4、GT6，在其下侧没有相邻地配置栅极，而且对于下面的标准单元列的栅电极GB4、GB5、GB6，在其上侧没有相邻地配置栅极。此外，对于栅电极GM3、GM7，分别在右侧及左侧没有相邻地配置栅极。这样，由于插入了阱电位供给单元VSC，从而无法維持其周边的栅极图案的形状规则性。因此，在现有的半导体装置中，为了维持栅极图案的形状规则性，需要避开阱电位供电单元VSC的附近来配置具有活性晶体管的标准单元。但是，在这种情况下，会引起半导体装置的布局面积的増大，因此不是优选的方案。鉴于上述问题，本专利技术的目的在于提供ー种具有阱电位供给区域的半导体装置，能可靠地抑制因光学邻近效应引起的栅极长度的偏差，并且不会使布局面积増大。(用于解决课题的方案)在本专利技术的ー个方式的半导体装置中，在第I方向上排列配置了多个单元列，在每个单元列中，在所述第I方向延伸的多个栅极被排列配置在与所述第I方向正交的第2方向上，所述多个単元列分别具备在所述栅极的下方形成且分别在所述第2方向上延伸的第I导电型阱区域及第2导电型阱区域，作为所述多个单元列之一的第I单元列具备第I阱电位供给区域，是在所述第I导电型阱区域中注入导电型与所述第I导电 型阱区域相同的杂质而形成的；第I及第2相邻栅极，其分别配置在所述第I阱电位供给区域的所述第2方向上的两侧；第3相邻栅扱，在所述第I阱电位供给区域的相反侧相邻地配置了该第3相邻栅极；和第4相邻栅扱，在所述第I阱电位供给区域的相反侧相邻地配置了该第4相邻栅扱，在所述第2方向上以同一间距配置所述第I 第4相邻栅极，并且，所述多个单元列之中的、在所述第I方向上与所述第I单元列相邻的第I相邻单元列具有4根栅极，该4根栅极在所述第I方向上分別与所述第I 第4相邻栅极对置。根据该方式，在第I単元列的第I导电型阱区域中设置了第I阱电位供给区域。并且，在第2方向上以同一间距配置了在第I阱电位供给区域的第2方向的两侧配置的第I及第2相邻栅极、以及进ー步在其两侧配置第3及第4相邻栅扱。再有，在第I方向上与第I単元列相邻的第I相邻单元列，具有在第I方向上分別与第I 第4相邻栅极对置的4根栅极。即，第I阱电位供给区域周边的栅极图案維持形状规则性。因此，能够避免随着栅极图案而不同的光学邻近效应的影响，因此能够可靠地抑制栅极长度的偏差，同时能够抑制因设置阱电位供给区域而引起的布局面积的増大。在本专利技术的其他方式的半导体装置中，在第I方向上排列配置了多个单元列，在每个单元列中，在所述第I方向上延伸的多个栅极被排列配置在与所述第I方向正交的第2方向上，所述多个単元列分别具有在所述栅极的下方形成且分别在所述第2方向上延伸的第I导电型阱区域及第2导电型阱区域，作为所述多个单元列之一的第I单元列具备第I阱电位供给区域，是在所述第I导电型阱区域中注入导电型与所述第I导电型阱区域相同的杂质而构成的；和第I栅极，其配置在所述第I阱电位供给区域之上。根据该方式，在第I単元列的第I导电型阱区域中设置了第I阱电位供给区域。并且，在该第I阱电位供给区域上配置了第I栅极。通过该结构，在第2方向上能够以同一间距配置包括该第I栅极在内的多个栅极，而且能够在第I方向上使其他栅极相对置。即，第I阱电位供给区域的周边的栅极图案能够维持形状规则性。因此，能够避免随着栅极图案不同而不同的光学邻近效应的影响，因此，能够可靠地抑制栅极长度的偏差，同时能够抑制因设置阱电位供给区域而引起的布局面积的増大。(专利技术效果)根据本专利技术，在配置了阱电位供给区域的情况下，也能够维持其周边的栅极图案的形状规则性，因此，能够可靠地抑制栅极长度的偏差，同时能够抑制因设置阱电位供给区域而引起的布局面积的増大。附图说明图I是第I实施方式涉及的抽头单元的布局结构的例子。 图2是第I实施方式涉及的抽头单元的布局结构的其他例子。图3是利用了图I及图2的抽头单元的半导体装置的布局结构的一例。图4是表示图I的抽头单元的剖面结构的图。图5是表示图2的抽头单元的剖面结构的图。图6是第2实施方式涉及的抽头单元的布局结构的例子。图7是使用了图6所示的晶体管型的阱电位供给区域的半导体装置的布局结构的一例。图8是半导体装置的布局结构的其他例子。图9是半导体装置的布局结构的其他例子。图10是半导体装置的布局结构的其他例子。图11是半导体装置的布局结构的其他例子。图12是现有技术中的半导体装置的布局的一例。具体实施例方式以下，基于附图详细说明本专利技术的实施方式。再者，在本申请说明书中，所谓“虚拟栅极”是指没有构成晶体管的栅极。此外，将起到活性晶体管的栅极作用的栅极称为“栅电扱”。再有，假定在単独使用“栅扱”的情况下，可包含“虚拟栅扱”和“栅电极”这两者。(第I实施方式)图I是表示第I实施方式涉及的抽头单元(tap cell)的布局结构的例子的图。在此，所谓“抽头单元”是指具有对阱供电的电位供给区域的単元。在图I的布局结构中，在构成逆变器的逻辑单元5a、5b之间相邻地配置抽头单元I。在图I中，抽头单元I具有在N型阱区域NW中形成的N型杂质扩散区域lln、和在P型阱区域PW中形成的P型杂质扩散区域lip。在N型阱区域NW中，从N型杂质扩散区域Iln经由接点(contact)及布线提供期望的讲电位。在P型讲区域PW中，从P型杂质扩散区域Ilp经由接点及布线提供期望的阱电位。即，N型杂质扩散区域Iln和P型杂质扩散区域Ilp构成阱电位供给区域(TAP区域)。逻辑单元5a、5b分别都具备在N型阱区域本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.12.25 JP 2009-2942311.一种半导体装置，在第I方向上排列配置了多个单元列，在每个单元列中，在所述第I方向延伸的多个栅极被排列配置在与所述第I方向正交的第2方向上， 所述多个单元列分别具备在所述栅极的下方形成且分别在所述第2方向上延伸的第I导电型阱区域及第2导电型阱区域， 作为所述多个单元列之一的第I单元列具备 第I阱电位供给区域，是在所述第I导电型阱区域中注入导电型与所述第I导电型阱区域相同的杂质而形成的； 第I及第2相邻栅极，其分别配置在所述第I阱电位供给区域的所述第2方向上的两侧； 第3相邻栅极，在所述第I阱电位供给区域的相反侧相邻地配置了该第3相邻栅极；和 第4相邻栅极，在所述第I阱电位供给区域的相反侧相邻地配置了该第4相邻栅极， 在所述第2方向上以同一间距配置所述第I 第4相邻栅极，并且， 所述多个单元列之中的、在所述第I方向上与所述第I单元列相邻的第I相邻单元列具有4根栅极，该4根栅极在所述第I方向上分别与所述第I 第4相邻栅极对置。2.根据权利要求I所述的半导体装置，其中， 所述第I及第2相邻栅极之中的至少任一方被连接成与所述第I相邻单元列中的对置于该相邻栅极的栅极成为一体。3.根据权利要求I或2所述的半导体装置，其中， 所述第I及第2相邻栅极是虚拟栅极。4.根据权利要求I所述的半导体装置，其中， 在所述第I相邻栅极和所述第3相邻栅极之间，形成注入导电型与所述第I导电型阱区域相同的杂质而构成的第2阱电位供给区域。5.根据权利要求4所述的半导体装置，其中， 所述第I及第...

【专利技术属性】
技术研发人员：田丸雅规，中西和幸，西村英敏，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：