半导体装置制造方法及图纸

在半导体装置上的第1以及第2布线的附近配置密度高的第1虚设过孔图案，并且在比第1虚设过孔图案远离第1以及第2布线的地方配置密度低的第2虚设过孔图案。据此，能够与有无连接第1布线和第2布线的过孔无关地，在达成按每种半导体工艺制定的设计标准的同时，抑制由虚设过孔引起的布局CAD数据的文件尺寸的庞大化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有多层布线层的半导体装置的过孔(via)的配置构造。
技术介绍
近年来，由于以LSI (Large Scale Integrated circuit,大规模集成电路)为首的半导体装置的高速化，正在积极地推进构成该半导体装置的多层布线的层间绝缘膜的低介电常数(Low-k)化。一般，低相对介电常数膜是通过降低用于该膜的材料的密度、或者排除用于膜的材料中的极性来形成的。但是，用这种方式形成的膜，一般杨氏模量等的物性值较低，因此机械强度降低。 此夕卜，一直以来，在形成布线层时，广泛使用CMP (Chemical-MechanicalPolishing，化学机械抛光)工艺。在CMP工艺中，为了确保布线层中的平坦性，除了形成作为电路发挥电气功能的布线之外，还形成不作为电路发挥电气功能的虚设(du_y)布线。该虚设布线不仅用于这种确保平坦性的用途，伴随近年的层间绝缘膜的Low-k化，还担当确保层间绝缘膜的机械强度的任务。进而，在将Low-k材料也用于上下布线层间的过孔层的情况下，该过孔层的机械强度也成为问题。即，多层布线的层叠方向(纵向)的机械强度降低，有可能损坏布线的可靠性。因此，在上下布线层间的过孔层中也设置不作为电路发挥电气功能的虚设过孔。该虚设过孔不与构成电路的布线连接，而与虚设布线连接。而且，一般由按每种半导体工艺而制定的设计标准等来规定的虚设过孔的设计标准，与虚设布线同样地通过每单位面积的密度、有无位于虚设过孔的上下层的虚设布线、以及与虚设布线的悬垂(overhang)量等来规定。在此，一般虚设过孔和过孔的合计密度不是如虚设布线和布线的合计密度(例如，20 80%)那样大的值。此外，虚设过孔和过孔的合计密度的设计标准是大于0.1%等仅受下限值限制的比较小的值。一般，用于遵守这些设计标准的虚设过孔被配置在上下2层的虚设布线彼此的重叠区域。此外，一般虚设布线的形状与布线同样地是线和空间的重复形状。而且，在上下2层的各个虚设布线的延伸方向正交的情况下，虚设过孔在遵守过孔彼此的间隔等的设计标准的范围内在行列方向上具有均等的间距地配置在通过在上下层间正交的虚设布线交叉而形成的重叠区域。在专利文献I中公开了为了抑制加感(loading)效应而设置虚设接触点的技术的例子。此外，在专利文献2中公开了为了降低过孔不良、接触不良而配置虚设过孔、虚设接触点的技术的例子。在先技术文献专利文献专利文献I JP特开平6-85080号公报专利文献2 JP特开平8-97290号公报
技术实现思路
在按照达成虚设过孔和过孔的合计密度的设计标准的方式配置虚设过孔时，考虑在配置虚设过孔的周边电路没有将布线彼此连接的过孔的情况，需要非常高密度地配置虚设过孔。具体而言，例如在存在构成电路的布线虽然集中、但基本上没有过孔的区域的情况下，在将该周边包含在内的区域中，虚设过孔和过孔的合计密度成为非常小的值。因此，需要使配置在虚设布线的虚设过孔的密度大幅提高，以确保虚设过孔和过孔的合计密度。但是，在高密度地配置了虚设过孔的情况下，所配置的虚设过孔的个数成为庞大的数目，存在表现该虚设过孔图案的布局CAD数据的文件尺寸变得庞大的问题。该结果，在配置了虚设过孔图案后的设计工序中，存在与供应了布局CAD数据的磁盘系统之间的数据读写需要庞大的时间的问题、以及文件尺寸过大从而不能完全存储到磁盘系统等的问题。本专利技术的一种方式提供一种具有基板、和形成在基板上的第I以及第2布线层的 半导体装置，其具有形成在第I布线层的第I布线、形成在第I布线层和第2布线层之间的层间绝缘膜、和形成在第2布线层的第2布线。进而具备贯通层间绝缘膜并且将第I布线和第2布线进行连接的过孔、形成在第I布线层的第I虚设布线、形成在第2布线层的第2虚设布线、和贯通层间绝缘膜并且将第I虚设布线和第2虚设布线进行连接的虚设过孔。进而，由多个虚设过孔构成并且配置在第I以及第2布线的附近的第I虚设过孔图案的密度高于由多个虚设过孔构成并且配置在比第I虚设过孔图案远离第I以及第2布线的地方的第2虚设过孔图案的密度。根据该方式，在第I以及第2布线的附近，配置密度高的第I虚设过孔图案，并且在比第I虚设过孔图案远离第I以及第2布线的地方，配置密度低的第2虚设过孔图案。据此，能够进行与有无连接第I布线和第2布线的过孔相匹配的虚设过孔的配置，即，与过孔较少的区域相匹配来没有过剩地配置虚设过孔，从而达成按每种半导体工艺制定的设计标准。即，能够在达成按每种半导体工艺制定的设计标准的同时，抑制表现虚设过孔的布局CAD数据的文件尺寸的庞大化。附图说明图I是表示从上方观察第I实施方式所涉及的半导体装置时的布线布局的俯视图。图2是表示第I实施方式所涉及的布线辅助图案的生成方法的流程图。图3是表示在第I实施方式所涉及的布线辅助图案的生成方法中第I虚设过孔能配置区域提取步骤的详细情况的流程图。图4是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图5是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图6是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图7是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图8是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图9是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图10是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图11是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图12是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图13是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图14是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图15是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图16是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图17是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图18是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。 图19是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图20是用于说明第I实施方式所涉及的布线辅助图案的生成方法的过程的图。图21A是表示虚设过孔图案的配置规格的变形例的图。图21B是表示虚设过孔图案的配置规格的变形例的图。图21C是表示虚设过孔图案的配置规格的变形例的图。图22是表示从上方观察第I实施方式所涉及的半导体装置时的布线布局的其他例的俯视图。图23是表示从上方观察第2实施方式所涉及的半导体装置时的布线布局的俯视图。图24是用于说明第2实施方式所涉及的布线辅助图案的生成方法的过程的图。图25是用于说明第2实施方式所涉及的布线辅助图案的生成方法的过程的图。图26是表示用于说明本专利技术的从上方观察半导体装置时的一般的布线布局的俯视图。图27是表示用于说明本专利技术的从上方观察半导体装置时的一般的布线布局的其他例的俯视图。具体实施例方式(专利技术的概念)图26以及图27是表示用于说明本专利技术的从上方观察半导体装置时的一般的布线布局的俯视图。图26的布线布局具备形成在第I布线层的第I布线201a 20本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：柴田英则，岛田纯一，深泽浩公，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：