半导体存储装置制造方法及图纸

本发明专利技术提供一种半导体存储装置。在具有分层位线结构的SRAM(静态随机存取存储器)中，利用对与存储器单元相连的局部位线(LBL/NLBL)进行预充电的P沟道晶体管(10a、10b)、栅极与局部位线相连且漏极与全局位线(GBL/NGBL)相连的P沟道晶体管(8a、8b)、和栅极与全局位线相连且漏极与局部位线相连的N沟道晶体管(9a、9b)来构成局部SA(读出放大器)电路(2)。由此，无需细致的定时控制就能实现写入时的向非选择存储单元的恢复动作，并且也能实现基于反馈功能的读出动作的高速化，且也能达成节省面积化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体存储装置，尤其涉及在防止数据写入时的非选择存储单元的数据破坏的同时降低了构成元件数的半导体存储装置。
技术介绍
在以往的SRAM(静态随机存取存储器)中存在下述问题由于构成存储器单元的晶体管的微细化而使晶体管特性的偏差变大，在存储器动作中所保持的存储器单元数据会被破坏。作为防止读出动作时的数据破坏的方法，有将位线划分成写入用和读出用的技术。另外，作为防止写入动作时的非选择存储单元的数据破坏的方法，有对从非选择存储单元读出的数据进行返写、恢复或回写(writeback)的技术(参照专利文献I以及2)。另一方面，还公知下述技术将与存储器单元有直接关系的局部(local)位线设定得较短，使用针对每条局部位线设定了局部SA(读出放大器，sense amplifier)电路的分层位线结构(参照专利文献3以及非专利文献I)。在先技术文献专利文献专利文献I :日本特开2007-4888号公报专利文献2 :国际公开第2008/032549号专利文献3 日本特开2000-207886号公报非专利文献非专利文献I K. Takeda, et al. , " Multi-step W本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：黑田直喜，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：