本发明专利技术提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压，进而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时t1满足所有存储单元的写入需求。
【技术实现步骤摘要】
本专利技术涉及集成电路领域，更具体的说，是涉及一种写余量控制电路。
技术介绍
目前，静态随机存储器通常采用如图I所示的写延时电路，包括时序电路101、普通字线驱动电路102、虚拟字线驱动电路103以及信号产生电路104，其中，信号产生电路104为两个串接的反相器，当虚拟字线驱动电路103的输出端电压上升至 信号产生电路104的阈值电压时，所述信号产生电路104产生周期结束信号WED，结束整个周期。相应的，写延时电路的波形图如图2所示，其中，延时tl为写操作的余量。采用上述方法能够满足简单的写操作，特别是当应用于存储器编译器设计中，静态随机存储器模块列数目较大时，所需的写入时间较长，延时tl减小。延时tl会随着静态随机存储器容量的大小而变化，可能并不能满足所有存储单元的写入需求，造成写操作失败，而为了保证延时tl而将周期延时过大对于存储器编译器又过于浪费。
技术实现思路
有鉴于此，本专利技术提供了一种写余量控制电路，有效解决了当静态随机存储器模块列数目较大时，延时tl并不能满足所有存储单元的写入需求，易造成写操作失败的问题。为实现上述目的，本专利技术提供如下技术方案一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，所述虚拟字线驱动电路包括第一 P型MOS管、第一 N型MOS管，所述第一 P型MOS管的漏极与所述第一 N型MOS管的漏极相连，所述第一 N型MOS管的源极接地，所述第一 P型MOS管的的栅极与所述第一 N型MOS管的栅极相连，所述第一 P型MOS管的漏极作为所述虚拟字线驱动电路的输出端；所述控制电路包括至少两个调整管，每个所述调整管串接在外接电源Vcc与所述第一 P型MOS管的源极之间，通过控制所述调整管的开关状态，控制所述虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号。优选的，所述控制电路中的调整管为P型MOS管。优选的，所述控制电路中的调整管为N型MOS管。优选的，所述普通字线驱动电路包括第二 P型MOS管、第二 N型MOS管，所述第二 P型MOS管的漏极与所述第二 N型MOS管的漏极相连，所述第二 N型MOS管的源极接地，所述第二 P型MOS管的栅极与所述第二 N型MOS管的栅极相连。经由上述的技术方案可知，与现有技术相比，本专利技术提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一 P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压变化，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压，进而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时tl满足所有存储单元的写入需求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图I为现有技术中静态随机存储器的写延时电路图；图2为现有技术中静态随机存储器的写延时电路的波形图；图3为本专利技术提供的一种写余量控制电路的电路图；图4为本专利技术实施例提供的一种写余量控制电路的波形图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术提供了一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，还包括控制电路，其中，控制电路包括至少两个调整管，每个调整管串接在外接电源Vcc与虚拟字线驱动电路中的第一 P型MOS管的源极之间，通过控制所述调整管的开关状态，控制虚拟字线驱动电路的输出端的电压，当所述虚拟字线驱动电路的输出端的电压达到所述信号产生电路的阈值电压时，所述信号产生电路产生周期结束信号，结束写操作。本申请能够通过调节不同调整管的开启和关断状态，进而调节虚拟字线驱动电路的输出端的电压变化，从而控制写周期的余量，实现了当静态随机存储器模块列数目较大时，延时tl满足所有存储单元的写入需求。请参阅附图3，为本专利技术提供的一种写余量控制电路的示意图，包括时序电路301、普通字线驱动电路302、虚拟字线驱动电路303、信号产生电路304，还包括控制电路305,其中，所述虚拟字线驱动电路303包括第一 P型MOS管、第一 N型MOS管，所述第一 P型MOS管的漏极与所述第一 N型MOS管的漏极相连，所述第一 N型MOS管的源极接地，所述第一 P型MOS管的栅极与所述第一 N型MOS管的栅极相连，且其公共端14作为所述虚拟字线驱动电路303的输入端DWLB，所述第一 P型MOS管的漏极与所述第一 N型MOS管的漏极的公共端15作为所述虚拟字线驱动电路的输出端DWL ；所述控制电路305包括至少两个调整管，每个所述调整管串接在外接电源Vcc与所述第一 P型MOS管的源极之间，通过控制所述调整管的开关状态，控制所述虚拟字线驱动电路303的输出端15的电压变化，当所述虚拟字线驱动电路303的输出端15的电压达到所述信号产生电路304的阈值电压时，所述信号产生电路304产生周期结束信号，结束写操作。优选的，所述控制电路305中的调整管为P型MOS管。现以控制电路305中的调整管为3个P型MOS管为例，介绍本专利技术提供的一种写余量控制电路的工作原理周期开始时，启动虚拟字线驱动电路303和普通字线驱动电路302，其中，3021和3031分别为启动虚拟字线驱动电路303和普通字线驱动电路302的最后一级字线驱动缓冲电路。根据静态随机存储器的模块列数目的大小，提供可选输入11、12以及13，当静 态随机存储器模块列数目较大时，开启3个mos管中阻抗最小的一个，进而调节虚拟字线驱动电路的输出端15的电压斜率，当输出端15的电压上升到信号产生电路304的阈值时，将产生结束周期信号WED，结束写操作周期，需要说明的是，此种情况下，写周期的余量最大，同理，当11、12、13全开时为周期最小，同时写周期余量也对小。请参阅图4，为本实施例提供的写余量控制电路的波形图，从图中很直观的体现了采用本专利技术提供的写余量控制电路实现对写周期的控制。通过调整11，12，13处于不同的开关状态，使得DWL产生不同的斜率，进而使得WED信号结束周期的速度变化，因此改变写余量。下表表明了随着WDS选项的变化，显示出周期与写余量的折衷关系。其中，WDS0、WDSI以及WDS2分别为调整管11、12、13的开关状态，此处，定义“O”关断，“ I ”为开启，需要说明的是，调整管的阻抗以及本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种写余量控制电路，包括时序电路、普通字线驱动电路、虚拟字线驱动电路、信号产生电路，其特征在于，还包括控制电路， 所述虚拟字线驱动电路包括第一 P型MOS管、第一 N型MOS管，所述第一 P型MOS管的漏极与所述第一 N型MOS管的漏极相连，所述第一 N型MOS管的源极接地，所述第一 P型MOS管的栅极与所述第一 N型MOS管的栅极相连，所述第一 P型MOS管的漏极作为所述虚拟字线驱动电路的输出端； 所述控制电路包括至少两个调整管，每个所述调整管串接在外接电源Vcc与所述第一P型MOS管的源极之间，通过控制所述调整管的开关状态，控制所述虚拟字线驱...
【专利技术属性】
技术研发人员：张一平，郑坚斌，
申请(专利权)人：苏州兆芯半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。