CMOS半导体器件的金属栅极结构及其形成方法技术

CMOS半导体器件的金属栅极结构及其形成方法。本发明专利技术涉及集成电路制造，并且更具体地来说，涉及金属栅极结构。一种CMOS半导体器件的示例性结构包括衬底、N-金属栅电极以及P-金属栅电极。该衬底包括包围着P-有源区域和N-有源区域的隔离区域。该N-金属的栅电极包括位于N-有源区域上方的第一金属成分。该P-金属栅电极包括位于P-有源区域上方的体部分以及位于隔离区域上方的端盖部分。该端盖部分包含第一金属成分，而该体部分含括与第一金属成分不同的第二金属成分。本发明专利技术还提供了一种CMOS半导体器件的金属栅极结构及其形成方法。

【技术实现步骤摘要】

本专利技术涉及集成电路制造，并且，更具体地来说，涉及一种金属栅极结构。
技术介绍
随着技术节点的缩小，在一些集成电路(IC)设计中利用金属栅电极来替代多晶硅栅电极，从而在部件尺寸减小的情况下改善了器件性能。一种形成金属电极结构的工艺被称作“后栅极”工艺，在该工艺中“最后”制造最终的栅极结构，这种方式减少了在形成栅极之后所必须实施的后续工艺(包括高温处理)的数量。 然而，在互补金属氧化物半导体(CMOS)制造时仍存在实现这种部件和工艺的挑战。随着器件之间的栅极长度和间隔变小，这些问题更加严重。例如，在“后栅极”制造工艺中，由于在湿式/干式蚀刻伪带之后，在层间介电(ILD)层中产生了不期望的凹陷，所以难以在相邻的晶体管之间实现理想的隔离。存在于ILD层中的凹陷在后续的加工中可能会变成金属插座(receptacle of metals),由此增大了电短路和/或器件故障的可能性。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种CMOS半导体器件，包括衬底，包括环绕着P-有源区域和N-有源区域的隔离区域；N-金属栅电极，包括位于所述N-有源区域上方的第一金属成本文档来自技高网...

【技术保护点】
一种CMOS半导体器件，包括：衬底，包括环绕着P？有源区域和N？有源区域的隔离区域；N？金属栅电极，包括位于所述N？有源区域上方的第一金属成分；以及P？金属栅电极，包括位于所述P？有源区域上方的主体部分以及位于所述隔离区域上方的端盖部分，其中，所述端盖部分包含所述第一金属成分，所述主体部分包含与所述第一金属成分不同的第二金属成分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱鸣，杨宝如，庄学理，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：