一种提高1XDD刻蚀均匀度及减小光阻消耗的方法技术

本发明专利技术涉及半导体制造领域，尤其涉及一种提高1XDD刻蚀均匀度及减小光阻消耗的方法。本发明专利技术提出一种提高1XDD刻蚀均匀度及减小光阻消耗的方法，通过以CF为主的刻蚀气体部分刻蚀底部抗反射层后，再采用以H2为主刻蚀气体刻蚀剩余底部抗反射层及氧化物层至介电质层，由于以H2为主刻蚀气体的刻蚀工艺中，光阻和底部抗反射层相对于氧化物层的选择比较高，在提高刻蚀深度均匀性的同时，还大大的减小了对光阻的消耗，从而进一步的提高刻蚀工艺的可靠性，提升产品的良率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种提高IXDD刻蚀均匀度及减小光阻消耗的方法。
技术介绍
随着半导体芯片的集成度不断提高，特征尺寸越来越小，为了提高金属绝缘层的绝缘效果，在40纳米及其以下技术节点的后段制程(Back End Of Line,简称BE0L) —倍设计规格双大马士革结构(1XDD)中，采用超低K介电常数层(Ultra low dielectricconstant，简称ULK)作为金属绝缘层，以提高产品的绝缘效果。但是，由于超低K介电常数层本身具有多空孔(porous)、材质较软等特点，使得其在进行后续的工艺如刻蚀或灰化工艺时易受到损伤，尤其会造成该超低K介电常数层在刻蚀形成沟槽的过程中，沟槽的侧壁上的超低K介电常数会出现侧壁扭结或凹陷(profile kink/bowing)等,而传统刻蚀工艺中为保证适当的工艺窗口(process window)会对超低K介电常数层进行超过30%以上的过度刻蚀(over etch，简称0E)，进而对超低K介电常数层造成更大的损伤，使得后续的填充(Gap fill)、金属断开(metal open)及金属短接(bridge)等工本文档来自技高网...

【技术保护点】
一种提高1XDD刻蚀均匀度及减小光阻消耗的方法，其特征在于，包括：在一倍设计规格双大马士革工艺的后段制程工艺中，沉积底部抗反射层后形成包含有介电质层、底部氧化物层和第一金属的半导体结构；采用光刻工艺形成具有沟槽图案的光阻，并继续以CF气体为主刻蚀气体部分刻蚀所述底部抗反射层；采用以H2为主刻蚀气体的刻蚀工艺，刻蚀剩余底部抗反射层、所述底部氧化物层至所述介电质层的上表面，去除所述光阻后，形成沟槽结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄君，张瑜，盖晨光，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：