三维存储装置包括半导体层的堆叠。在每个层上形成有相变存储器（PCM）单元阵列。每个PCM单元包括作为存储元件的可变电阻器，该可变电阻器的电阻可以变化。在一个层上，形成了包括行和列解码器、读出放大器和全局列选择器的外围电路，以控制存储器的操作。局部位线和字线与存储单元相连接。全局列选择器选择出要与局部位线连接的全局位线。行解码器选择字线。所施加的电流流过与所选择的局部位线和字线连接的存储单元。在写入操作中，施加设定电流或复位电流并且所选择的PCM单元的可变电阻器存储"数据"。在读取操作中，施加读取电流并且将可变电阻器两端生成的电压与参考电压进行比较，以提供读出数据。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及存储装置。更加具体地讲，本专利技术涉及具有三维结构的半导体存储装置。
技术介绍
非易失性存储装置的例子是相变存储器(PCM)。PCM使用相变材料(例如硫族化物)来存储数据。典型的硫族化物化合物是Ge2-Sb2-Te5 (GST)0通过控制加热和冷却过程，相变材料能够在晶相和非晶相之间稳定转变。与晶相相比，非晶相表现出相对较高的电阻，而晶相表现出相对较低的电阻。可以通过将GST化合物加热到610° C的熔融温度以上，然后迅速冷却该化合物，来建立非晶态，其也称为〃复位〃状态或逻辑0〃状态。通过将GST化合物长时间(足以将相变材料转换为晶态的时间)加热到结晶温度以上，可以建立晶态，其也称为〃设定〃状态或逻辑〃1状态。结晶温度低于610° c的熔融温度。加热周期后面跟着随后的冷却周期。图I示出了典型的相变存储单元。参照图1，相变存储器(PCM)单元110包括存储元件112和开关元件114。开关元件114用于选择性地访问PCM单元110的存储元件112。存储元件112的典型实例是由相变材料(例如GST)形成的可变电阻器。通过在晶相和非晶相之间转换结构(或特性)，可以改变可变电阻器的电阻。图2示出了作为图I中所示的PCM单元110的存储元件112的示例存储元件的结构。参照图2，加热器122位于第一电极124和硫族化物化合物126之间，该硫族化物化合物126由第二电极128接触，第二电极128通常具有低电阻。第一电极124用于实现到加热器122低阻抗接触。加热器122促使在被称为可编程容积132的物理空间内的一部分硫族化物化合物126从晶态转变为非晶态。图3示出了图2中所示的用于相变存储器的存储元件的复位和设定编程的时间和温度的关系。参照图2和3，相变存储器(PCM)单元可以被编程为两种状态(或相)(i)非晶态或〃复位〃状态；和(ii )晶态或〃设定〃状态。可以通过由加热器122对相变层(存储元件的硫族化物化合物126)进行加热来实现这种对状态的编程。为了编程复位状态，使电流I_Reset在持续时间tP_Reset内持续流经加热器122来将相变层加热到温度T_Reset。为了编程设定状态，使电流I_Set流经加热器122来将相变层加热到温度T_Set，并且在持续时间tP_Set内使相变层维持在温度T_Set上，然后再对相变层降温。电流I_Set的时间段tP_Set大于电流I_Reset的tP_Reset。所施加电流I_Reset和I_Set的脉冲分别以附图标记232和234指代。图4A和4B分别示出了处于编程后的设定状态SET和编程后的复位状态RESET的相变存储器(PCM)。相变材料(或相变层)是以热的方式激活的。参照图2、3、4A和4B，通过在持续时间tP_Set内持续施加电流I_Set，PCM单元被编程为设定状态。施加到相变层上的热量与I2XR成正比，其中〃1〃是流经加热器122的I_Set的电流值，并且〃R〃是加热器122的电阻。在PCM单元被编程为图4A中所示的设定状态(SET)时，相变层被转变为结晶状态，其导致比图4B中所示的复位状态(RESET)更低的单元电阻。类似地，通过在持续时间tP_Reset内持续施加电流I_Reset，相变存储单元被编程为复位状态。在PCM单元被编程为复位状态时，一定量的相变层被转变为(图4B的)非晶态，导致比(图4A的)设定状态更高的单元电阻。相变层中的可编程容积通常取决于施加给相变层的热量。相变存储装置一般情况下使用非晶态代表逻辑0〃状态(或复位状态)，并且使用结晶状态代表逻辑I状态(或设定状态)。表I总结了示例相变存储器的典型特性。表I :相变存储器特性 TlP7O^H7F 编程状态SI电阻高OlOOKQ )f￡(10KQ ) 读电流IS 材料状态WW￥b写脉冲大约 5Ons (tP_Reset) 大约 2OOns (tP_Set)近年来，已经使用了各种不同的相变存储器(PCM)单元。图5示出了基于二极管的PCM单元，其包括与存储元件142连接的二极管144。二极管144的阴极与字线148连接。存储元件142与位线146连接。二极管144是二端子器件。也可以使用三端子器件作为开关元件。图6示出了基于FET (或MOS晶体管)的PCM单元，其包括FET (M0S晶体管)154和存储元件152。晶体管54的栅极、漏极和源极分别与字线158、存储元件152和地连接。存储元件152与位线156连接。图7示出了基于双极晶体管的PCM单元，其包括(PNP型的)双极晶体管164和存储元件162。双极晶体管164的基极、发射极和集电极分别与字线168、存储元件162和地连接。存储元件162与位线166连接。存储单元阵列可以由多个图5中所示的PCM单元形成，这些PCM单元与多个位线146和字线148连接。类似地，存储单元阵列可以由多个图6中所示的PCM单元形成，这些PCM单元与多个位线156和字线158连接。存储单元阵列可以由多个图7中所示的PCM单元形成，这些PCM单元与多个位线166和字线168连接。存储元件142、152和162中的每个是由起到图I中所示的存储元件112的作用的可变电阻器形成。二极管144、M0S晶体管154和双极晶体管164中的每个起到图I中所示的开关元件114的作用并且起到访问与其连接的存储元件的访问元件的功能。使用图5中所示的二极管144或者图7中所示的双极晶体管164作为存储单元中的开关元件114是减小单元尺寸以提高存储密度的尝试。需要进一步提高存储系统密度，以继续降低存储系统成本和满足由电子系统中不断增多的数据通信量所部分推动的存储容量增大的需求。
技术实现思路
按照本专利技术的一个方面，提供了一种制造存储装置的方法。通过该方法，形成半导体层的堆叠。而且，按照该方法，在所述半导体层的堆叠中的一层上形成电路。在所述半导体层的堆叠中的与包括所述电路的层不同的另一层上形成主存储阵列。在所述电路与所述主存储阵列之间形成多个电通路。所述电路用于通过所述电通路控制主存储阵列的操作。按照本专利技术的另一个方面，提供了一种存储装置，其包括半导体层的堆叠。该存储器包括形成在所述半导体层的堆叠中的一层上的电路。主存储阵列位于所述半导体层的堆叠中的与包括所述电路的层不同的另一层上。多个电通路处于所述电路与所述主存储阵列之间。所述电路通过所述电通路控制主存储阵列的操作。例如，主存储阵列包括相变存储器或多个存储单元。多个存储单元中的每一个可 以包括与可变电阻元件连接的二极管、与可变电阻元件连接的场效应晶体管或者与可变电阻元件连接的双极晶体管。按照本专利技术的另一个方面，提供了一种存储装置，其包括基底半导体层，该基底半导体层包括多个存储器控制电路。在基底半导体层上方形成有半导体层的堆叠。所述半导体层的堆叠中的每一层包括与多个存储器控制电路之一进行通信的存储阵列。按照本专利技术的另一个方面，提供了一种存储装置，该存储装置包括m层的堆叠，每一层包括形成于其上的存储单元的阵列，该阵列具有Idf Xe列单元，m、k和c中的每一个是大于I的整数，每个存储单元包括相变存储单元。例如，相变存储阵列包括与起到存储元件作用的可变电阻元件连接的二极管、场效应晶体管或双极晶体管。该存储本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.04.05 US 61/320,9731.ー种制造存储装置的方法，包括形成半导体层的堆叠；在所述半导体层的堆叠中的ー层上形成电路；在所述半导体层的堆叠中的与包括所述电路的层不同的另ー层上形成主存储阵列；和在所述电路和所述主存储阵列之间形成多条电通路，所述电路通过所述电通路控制所述主存储阵列的操作。2.根据权利要求I所述的方法，其中形成主存储阵列包括下列之一形成相变存储器；和形成包括多个存储単元的相变存储器，每个存储单元包括与可变电阻元件连接的ニ极管。3.根据权利要求I或2所述的方法，还包括在包括所述电路的层上形成次存储阵列。4.根据权利要求I所述的方法，其中，形成半导体层的堆叠包括在形成包括所述主存储阵列的层之前形成包括所述电路的层。5.根据权利要求I所述的方法，还包括下列之一在所述半导体层的堆叠中的每ー层上形成存储阵列；和在所述半导体层的堆叠中的与包括所述电路的层不同的每ー层上形成存储阵列。6.一种存储装置，包括半导体层的堆叠；在所述半导体层的堆叠中的ー层上的电路；在所述半导体层的堆叠中的与包括所述电路的层不同的另ー层上的主存储阵列；和在所述电路和所述主存储阵列之间的多条电通路，所述电路通过所述电通路控制所述主存储阵列的操作。7.根据权利要求6所述的存储装置，其中，所述主存储阵列包括下列之一相变存储器；和多个存储单兀。8.根据权利要求6所述的存储装置，其中，所述多个存储单元中的每ー个包括下列之与可变电阻元件连接的ニ极管；与可变电阻元件连接的场效应晶体管；和与可变电阻元件连接的双极晶体管。9.根据权利要求6所述的存储装置，其中，包括所述电路的层还包括存储阵列。10.根据权利要求6所述的存储装置，其中，包括所述电路的层是所述半导体层的堆叠中形成的第一层。11.根据权利要求6所述的存储装置，其中，所述半导体层的堆叠中的每ー层包括存储阵列。12.根据权利要求6所述的存储装置，还包括在所述半导体层的堆叠中的与包括所述电路的层不同的每ー层上的存储阵列。13.一种存储装置，包括包括多个存储器控制电路的基底半导体层；和 在所述基底半导体层上方形成的半导体层的堆叠，所述半导体层的堆叠中的每ー层包括与所述多个存储器控制电路之一通信的存储阵列。14.根据权利要求13所述的存储装置，其中，每个存储阵列包括下列之一 包括多个存储単元的相变存储器，其中每个存储单元包括与可变电阻元件连接的ニ极管；和 包括多个存储単元的相变存储器，其中每个存储单元包括与可变电阻元件连接的场效应晶体管。15.根据权利要求14所述的存储装置，其中，每个存储阵列包括相变存储器，该相变存储器包括多个存储単元，每个存储单元具有与可变电阻元件连接的双极晶体管。16.一种存储装置，包括 m层的堆叠，每个层包括形成于其上的存储单元阵列，该阵列具有k行Xe列的単元，m、k和c中的每个是大于I的整数，每个存储单元包括相变存储単元；和 用于控制...
【专利技术属性】
技术研发人员：金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。