集成电路设备时序校准制造技术

描述了用于为集成电路(IC)执行时序校准的技术。在操作期间，第一集成电路设备传送第一校准模式，其具有关于时序基准不同延迟的上升沿转变。第一集成电路设备还传送第二校准模式，其具有关于时序基准不同延迟的下降沿转变。随后，第一集成电路生产时序偏移以便从第一集成电路设备传送数据。该时序偏移从接收于对第一校准模式和第二校准模式进行采样的第二集成电路设备的信息所得出。

【技术实现步骤摘要】
【国外来华专利技术】
本实施例总体上涉及用于在传送器和接收器之间传输数据的技术。更具体地，本实施例涉及用于提高集成电路设备数据采样的时序准确度的方法和系统。附图说明图IA给出了图示通过接口 101传送数据信号和时钟信号的系统的框图。图IB给出了图示所接收的数据信号和采样时钟之间的相位关系的示例性时序图。图2图示了对时序校准信号执行的“眼开(eye-opening)”技术和“模糊中值(fuzz-median) ” 技术。 图3图示了当前被应用于校准信号时导致双峰分布误差的模糊中值技术。图4A图示了用于对校准信号执行模糊中值时序校准的技术。图4B图示了对图4A所描述的技术进行改进的修改技术。图5图示了用于对具有单种数据模式的校准信号执行模糊中值时序校准的技术。图6图示了基于具有不同基准电压的两个数据采样器所计算的模糊中值来确定最差情况的时序中心的技术。图7给出了图示包括至少一个存储器控制器以及至少一个存储器设备的存储器系统的实施例的框图。具体实施例方式给出以下描述以使得本领域技术人员能够制造和使用本专利技术，并且在特定示例应用及其要求的背景下提供。对所公开实施例所进行的各种修改对于本领域技术人员将是轻易地显而易见的，并且这里所定义的一般原则可以被应用于其它实施例和应用而并不背离本专利技术的精神和范围。因此，本专利技术并不局限于所示出的实施例，而是取决于与权利要求相一致的最宽泛范围。以下描述给出了用于集成电路设备中的时序校准的各种示例方法和装置。在特定实施例中，执行两个单独的时序校准运行(run)。在第一校准运行期间，基于上升沿转变(或下降沿转变)在时序基准中确定第一时序位置。在第二校准运行期间，基于下降沿转变(或上升沿转变)在时序基准中确定第二时序位置。第一时序位置和第二时序位置随后被用来得出时序偏移，该时序偏移随后被用于在集成电路设备处对数据进行采样。在数字系统中的高速数据信令期间，数据信号通过高速通道从传送集成电路(IC)设备传送至接收IC设备。更具体地，图IA给出了图示通过接口 101传送数据信号和时钟信号的系统100(例如，用于芯片对芯片通信)的框图。系统100包括通过接口 101相耦合的第一 IC设备102和第二 IC设备104，该接口 101进一步包括数据通道106和时钟通道107。IC设备102可以进一步包括数据传送器108和时钟传送器109，而IC设备104可以进一步包括数据接收器110和时钟接收器111。在芯片对芯片通信的期间，IC设备102生成数据信号112，其随后由数据传送器108通过数据通道106进行传送。IC设备102还可以生成时钟信号113，其随后由时钟传送器109通过时钟通道107进行传送。数据信号112被IC设备104上的数据接收器110接收作为所接收的数据信号112’，而时钟信号113则被IC设备104上的时钟接收器111所接收。即使原始数据信号112在传送器108处是“干净(clean)”的，所接 收的数据信号112’也会由于符号间干扰(ISI)、抖动或接口 101中诸如有损数据通道106之类的其它噪声源而变为“带噪声的(noisy) ”。为了解析在IC设备104上的原始数据信号112，带噪声数据信号112’被采样电路进行采样，该采样电路在图IA的情况下为采样电路114。注意，在基于双倍数据速率(DDR)的系统中，采样电路114可以包括两个数据采样器以在采样时钟交替的上升沿和下降沿对所接收的信号112’进行采样，其中一个数据采样器被用于上升沿而另一个数据采样器则被用于下降沿。将这两个数据采样器分别称作“偶数数据采样器”和“奇数数据采样器”。因此，当偶数数据采样器被用于上升沿时，奇数数据采样器就被用于下降沿。可替换地，当偶数数据采样器被用于下降沿时，奇数数据采样器就被用于上升沿。对于配备有两个数据采样器的基于SDR的系统而言，当两个数据采样器被单独用于诸如时钟信号或探测(strobe)的时序基准的交变周期上时，“偶数数据采样器”和“奇数数据采样器”可以被用来指代这两个数据采样器。采样电路114接收数据信号112’和采样时钟116，其中采样时钟116中的时钟边沿确定进行采样时的时序位置。注意，在一些实施例中，采样时钟116可以被探测信号所替代，并且能够直接来自于IC设备104之外的源，诸如来自IC设备102或另一个外部时钟源的时钟信号113，或者可以来自于IC设备104上诸如PLL或DLL之类的时钟生成电路。还注意到，链路106可以包括单向和双向链路。当链路106是双向链路时，数据信号还可以从IC设备104传送至IC设备102，并且在这种情况下，IC设备102和IC设备104中的每一个都可以是传送设备和接收设备。图IB给出了图示所接收的数据信号112’和采样时钟之间的相位关系的示例性时序图。注意，所接收的数据信号112’包括带噪声的数据转变分区(region)，其中每个带噪声数据转变分区可以明显宽于数据信号112中的原始数据转变。将这些带噪声的数据转变分区称作“模糊带”，并且图IB中示出了三个这样的模糊带118、120和122。注意，每个模糊带由并不以给定采样相位提供正确数据的无效数据所构成。此外，在一对相邻的模糊带之间是数据眼(data eye)，其定义了用于数据采样的一致有效的数据分区，例如，模糊带118和120之间的数据眼124，以及模糊带120和122之间的数据眼126。因此，为了读出有效数据，采样时钟116中的时钟边沿提供在相对应的数据眼中。此外，为了使得信号读出最大化，时钟信号需要与经常被称作“时序中心”的数据眼的中心基本上对准。虽然图IB图示了 DDR时钟方案，但是本技术并不局限于基于DDR的系统。通常，本技术的实施例可以被应用于基于单倍数据速率(SDR)的系统、基于DDR的系统、基于四倍数据速率(QDR)的系统、基于八倍数据速率(ODR)的系统或者基于其它类型的时钟模式的系统。当系统100最初开机时，时钟边沿并不必与数据信号的时序中心对准。因此，通常在执行正常系统操作之前执行初始时序校准来实现数据和时钟之间的这种所期望的对准。此外，在正常系统操作期间，最初校准的时序关系会作为操作条件(例如，温度变化)的结果而变化。结果，可以定期对时序关系重新校准以恢复时钟边沿与时序中心所期望的对准。在系统100中，这些时序校准可以由IC设备102上的控制逻辑或IC设备104上的控制逻辑或者IC设备102和IC设备104 二者上的控制逻辑来执行。总体而言，在以下讨论中将执行这些时序校准的控制逻辑称作“时序校准逻辑”。当IC设备102是存储器控制器而IC设备104是存储器设备(例如，DRAM)时，可能希望使得存储器控制器具有时序校准逻辑并且使得存储器设备保持简单。更具体地，在写操作期间，存储器控制器能够通过改变传送时序而向存储器设备发出时序校准模式。存储器设备接收到该模式并且返回该模式的采样结果。存储器控制器随后能够基于从存储器设备所接收的结果确定适当的传送时序偏移。在读操作期间，存储器控制器使得存储器设备传送模式(通常没有时序变化)，并且存储器控制器能够随后改变其采样时钟以为其输入采样器确定最优采样点(例如，采样时序偏移)。在一些其它实施例中，时序校准逻辑可以在存储器控制器和存储器设备本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.08 US 61/352,6211.一种集成电路设备的操作方法，所述方法包括 从第一集成电路设备传送关于时序基准具有不同延迟的上升沿转变的第一校准模式； 从所述第一集成电路设备传送关于所述时序基准具有不同延迟的下降沿转变的第二校准模式；并且 生成用于从所述第一集成电路设备传送数据的时序偏移，其中所述时序偏移从接收于对所述第一校准模式和所述第二校准模式进行采样的第二集成电路设备的信息所得出。2.根据权利要求I的方法,其中生成所述时序偏移包括 至少基于所采样的不同延迟的上升沿转变确定关于所述时序基准的第一时序位置； 至少基于所采样的不同延迟的下降沿转变确定关于所述时序基准的第二时序位置； 通过对所述第一时序位置和所述第二时序位置取平均值来计算第三时序位置；并且 通过向所述第三时序位置增加预先确定的相移来生成所述时序偏移。3.根据权利要求2的方法， 其中确定所述第一时序位置包括在不同延迟的上升沿转变内定位第一中值位置；并且 其中确定所述第二时序位置包括在不同延迟的下降沿转变内定位第二中值位置。4.根据权利要求2的方法，其中所述预先确定的相移基本上为90°相移。5.根据权利要求I的方法，其中所述方法进一步包括 将通过所述时序偏移所延迟的数据从所述第一集成电路设备传送至所述第二集成电路设备；并且 利用时钟信号对在所述第二集成电路设备所接收的数据进行采样，其中所述时钟信号中的时钟转变与所述数据中的数据比特的中心基本上对准。6.根据权利要求I的方法，其中所述第二校准模式是所述第一校准模式的相位反转版本。7.根据权利要求I的方法，其中所述第一校准模式和所述第二校准模式是相同的校准模式。8.根据权利要求I的方法，其中所述第一集成电路设备是存储器控制器设备而所述第二集成电路设备是存储器设备。9.一种集成电路设备，包括 接口，其用来传送第一校准模式和第二校准模式，所述第一校准模式关于时序基准具有不同延迟的上升沿转变并且所述第二校准模式关于所述时序基准具有不同延迟的下降沿转变；以及 电路，其用来生成用于向第二集成电路设备传送数据的时序偏移，其中所述时序偏移从接收于对所述第一校准模式和所述第二校准模式进行采样的第二集成电路设备的信息所得出。10.根据权利要求9的集成电路设备，其中所述信息包括不同延迟的上升沿转变的上升沿样本以及不同延迟的下降沿转变的下降沿样本，所述集成电路设备进一步包括 第一电路，其用来至少基于所述上升沿样本确定关于所述时序基准的第一时序位置，并且至少基于所述下降沿样本确定关于所述时序基准的第二时序位置； 所述第一电路通过对所述第一时序位置和所述第二时序位置取平均值来计算第三时序位置；并且 所述第一电路通过向所述第三时序位置增加预先确定的相移来生成所述时序偏移。11.根据权利要求10的集成电路设备，其中所述第一电路进一步通过在不同延迟的上升沿转变内定位第一中值位置来确定所述第一时序位置；并且通过在不同延迟的下降沿转变内定位第二中值位置来确定所述第二时序位置。12.根据权利要求10的集成电路设备，其中所述预先确定的相移基本上为90°相移。13.根据权利要求9的集成电路设备， 其中所述接口向所述第二集成电路设备传送通过所述时序偏移所延迟的数据；并且其中所述第二集成电路设备使用时钟信号对通过所述时序偏移所延迟的所接收的数据进行采样...

【专利技术属性】
技术研发人员：K·S·吴，Y·U·弗朗斯，A·班索，B·S·莱伯维茨，
申请(专利权)人：拉姆伯斯公司，
类型：
国别省市：