本发明专利技术公开一种半导体存储器件，包括：存储单元；每个所述存储单元包括字线、位线、阻变存储器件、选通器件和存储电容；所述阻变存储器件的一端与所述位线相连，另一端与所述选通器件的源极/漏极相连；所述选通器件的栅极与一条所述字线相连，所述选通器件的漏极/源极与另一条所述字线相连；所述存储电容的一端与所述选通器件的漏极/源极相连，另一端接地。本发明专利技术所公开的半导体存储器件，同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。
【技术实现步骤摘要】
本专利技术涉及集成电路
，特别是涉及一种半导体存储器件。
技术介绍
目前的半导体存储器市场，以挥发性的动态随机存储器(DRAM)和静态随机存储器(SRAM)及非挥发性的“闪存”存储器(Flash)为代表。动态随机存储器(DRAM)是可以快速读写的存储器件，具有高密度，高速度，价格低廉等优势，一直占有很大的半导体存储器市场。嵌入式动态随机存储器(eDRAM)和其他逻辑电路共同集成在一个芯片内，可以省去大量的缓冲器和I/O压点，从而可以有更高的速度，更小的面积和更低的功耗。由于DRAM核与逻辑电路之间有内建的宽位数据总线，这种大量并行处理能力使嵌入式DRAM可以满足吉位时代的T byte/s数据通量的要求。 目前动态随机存储器的结构主要是一晶体管一电容(ITlC)的动态随机存储器结构。动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成ITic的结构。图I是一个传统的动态随机存储器阵列结构，其中100至103是选通晶体管，110至111是位线，108至109是字线，112至113是位线上的寄生电容，104至107是存储电容器。下面以操作选通晶体管100和存储电容器104构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线110上，字线108则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，当数据为I时，存储电容器104充电，当数据为O时，存储电容器104放电。在读操作阶段，位线110首先被预充电，当使字线108有效时，在位线电容112和存储电容器104之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。ITlC结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。动态随机存储器属于挥发性存储器，断电时其保存的数据会消失，不适用于必须确保非易失数据绝对安全的场合，例如网络通讯类(路由器、高端交换机、防火墙等)；打印设备类(打印机、传真机、扫描仪)；工业控制类(工控板、铁路/地铁信号控制系统、高压电继电器等)；汽车电子类(行驶记录仪等)；医疗设备(如彩超)等。
技术实现思路
本专利技术的目的是提供一种半导体存储器件，能够同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。为实现上述目的，本专利技术提供了如下方案一种半导体存储器件，包括存储单元；每个所述存储单元包括字线、位线、阻变存储器件、选通器件和存储电容；所述阻变存储器件的一端与所述位线相连，另一端与所述选通器件的源极/漏极相连；所述选通器件的栅极与一条所述字线相连，所述选通器件的漏极/源极与另一条所述字线相连；所述存储电容的一端与所述选通器件的漏极/源极相连，另一端接地。优选的，所述阻变存储器件的选通管包括金属-氧化物-半导体场效应晶体管(MOSFET)和三极管。优选的，所述阻变存储器件包括单极器件、双极器件和无极器件。优选的，所述阻变存储器件的阻变层材料包括钙钛矿氧化物、过渡金属二元氧化物、固态电解质、或有机物。具体的，存储器包括数个存储单元，每个存储单元位于两条字线与一条位线的交叉区。每个存储单元包括一个阻变存储单元和一个动态存储单元，其中阻变存储单元由选通器件和一个阻变存储电阻组成，动态存储单元由选通器件和一个存储电容组成，通过两条字线的不同信号选择不同的存储方式，阻变存储单元和动态存储单元共用同一根位线。正常通电时，首先初始化所有RRAM存储单元使其变为低阻态，然后使用非挥发动态半导体 存储器件的动态存储单元进行读写操作；断电前将动态存储单元的数据存入缓存，然后将缓存中的数据存入不挥发动态存储器中的阻变存储单元；恢复供电后，读出RRAM单元的数据存入缓存，然后初始化RRAM存储单元为低阻态，再将缓存中的数据写入非挥发动态半导体存储器件中的动态存储单元。根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果本专利技术所公开的半导体存储器件，采用阻变存储器件，正常通电时使用不挥发动态存储器中的动态存储单元进行读写操作，断电后利用不挥发动态存储器中的阻变存储单元存储数据；同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中的动态随机存储器阵列结构图；图2为RRAM的结构示意图；图3为RRAM的存储机制的原理示意图；图4为本专利技术实施例所述半导体存储器件的单元结构示意图；图5为本专利技术实施例所公开的半导体存储器件的操作流程图；图6为本专利技术实施例所公开的半导体存储器件的阵列示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的目的是提供一种半导体存储器件，能够同时具有动态存储器的功耗低，速度快的优点，又能够实现非挥发性的存储。在众多不挥发存储器中，基于阻变材料的阻变存储器被广泛地研究。阻变存储器件RRAM主要是利用某些薄膜材料在电激励的作用下会出现不同电阻状态(高、低阻态)的转变现象来进行数据的存储。研究发现RRAM具有写入电压低，写入擦除时间短，非破坏性读取，结构简单，所需面积小，非挥发性存储等优点，适合高密度非挥发性存储。目前RRAM的存储单元结构主要是一晶体管一 RRAM(ITIR)和一二极管一RRAM(IDIR)结构。具体地结合图2和图3说明RRAM的基本结构和工作原理。图2中201为阻变层，202为选通晶体管，203为字线，204为位线；图3(b)和图3(c)分别为单极器件和双极器件的工作原理示意图，其中205、208为SET过程，206、209为RESET过程，207为限流。单极器 件可以在单一方向的偏压下实现电阻的高低转变，而双极器件需要在不同方向的偏压下实现电阻的高低转变。具体的写I时，施加SET电压使其转变为低阻态，写O时施加RESET电压使其转变为高阻态，读取时施加读电压(一般都很小，在O. 2v左右)。基于DRAM高速、低功耗的特性和RRAM的小尺寸、非挥发的特性，本专利技术提出一种不挥发动态半导体存储器件，其原理在于正常通电时使用不挥发动态存储器中的动态存储单元进行读写操作，断电后利用不挥发动态存储器中的阻变存储单元存储数据。其优点在于既利用了动态存储器功耗低，速度快的优点，又实现了非挥发性的存储。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。参见图4，为本专利技术实施例所述半导体存储器件的单元结构示意图。如图4所示，该存储器包括字线303和305、位线304、阻变存储器件301、选通器件302和存本文档来自技高网...
【技术保护点】
一种半导体存储器件，其特征在于，包括：存储单元；每个所述存储单元包括字线、位线、阻变存储器件、选通器件和存储电容；所述阻变存储器件的一端与所述位线相连，另一端与所述选通器件的源极/漏极相连；所述选通器件的栅极与一条所述字线相连，所述选通器件的漏极/源极与另一条所述字线相连；所述存储电容的一端与所述选通器件的漏极/源极相连，另一端接地。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘明，许中广，霍宗亮，龙世兵，谢常青，张满红，李冬梅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。