形成氧化物经封装传导形体的方法技术

本发明专利技术涉及一种形成氧化物经封装传导形体的方法，提供一种有关以通过实质上均匀的MnO或Al2O3层予以封装的铜或铜合金互连所形成的半导体装置。实施例包含在介电层中形成具有侧表面及底表面的开口，在开口的侧表面和底表面上及介电层的上表面上形成阻障层，以氧气电浆处理阻障层以在阻障层上形成悬垂氧原子，在阻障层上沉积种晶层，以及以铜或铜合金填充开口。

【技术实现步骤摘要】

本专利技术是有关半导体装置中的铜(Cu)及/或铜合金金属化，以及有关一种制造具有可信赖，低电阻铜或铜合金互连的半导体装置的方法。本专利技术特别可应用于形成具有次微米设计形体及高导电率互连结构的高速集成电路，包含以金属-氧化物层，如MnOx或AlOx予以实质上均匀地封装的铜或铜合金形体。
技术介绍
在半导体制造中，在金属互连后段工艺(BEOL)加工期间施加镶嵌(damascene)。现有镶嵌加工包含在介电中间层形成开口及以导电材料，例如，铜或铜合金填充开口，以形成接触面、通孔、或线。现有BEOL加工包含在晶圆上利用配线的个别装置(晶体管、电容、电阻等)的互连，以及芯片-对-封装连接的接触面、绝缘层(介电质)、金属层级、及接合 位置的形成。如图1A-1F所示，使用现有镶嵌工艺形成半导体装置中的金属互连。图IA显示形成在介电层103中的沟槽101。由于铜经由介电中间层材料，如二氧化硅扩散，故铜或铜合金互连结构必须通过扩散阻障层予以封装。图IB显示沉积在沟槽101的侧表面107和底表面109上，以及介电层103的上表面111上的扩散阻障层105 (例如，Ta/TaN)。种晶层113沉积在阻障层105上，如图IC所示。种晶层113可为铜、或铜合金，如CuMn或CuAl。图ID显示铜、或铜合金115，通常利用电镀，填充沟槽101及种晶层113的上。然后如通过化学机械加工(CMP)实施平坦化以自介电层103移除铜或铜合金115、种晶层113、和阻障层105，而形成实质上平坦的上表面，如图IE所示。然后沉积覆盖层117，如氮化硅(SiN)或氮碳化硅(SiCxNy),如图IF所示。在图IF中，当使用铜合金种晶层如CuMn或CuAl时，锰或铝在铜或铜合金115与覆盖层117间的界面析出。析出量视种晶层113中的锰或铝浓度及其它工艺条件而定。析出程度可导致种晶层113仅包含铜，而大部份的锰或铝因与氧(O2)反应而转化成金属氧化物层119，例如，MnO或Al2O315除了该种界面外，析出亦发生在任何受损或缺陷位置(如具有不足够的阻障层的位置)。图2显示衬有阻障层203的现有铜或铜合金互连201。现有实务导致合金原子，如锰或铝原子205，向着O2扩散以在铜或铜合金互连201的上表面207上以及存在着O2的受损和缺陷位置形成氧化物层，例如，MnO或Al2O315铜或铜合金互连201中的合金原子，如锰或铝原子205轻易地向着O2扩散以形成氧化物，例如，MnO或Al2O3，此乃由于其低活化能的缘故。另一方面，元素原子，如锰或铝存在时，铜不会与O2反应形成CuO。所得的氧化物层，例如，MnO或Al2O3，作为阻障层以防止(a)铜沿着Cu/SiCNH界面207扩散而形成CuO ； (b)02扩散至铜互连201中形成CuO ;以及(c)锰或铝继续扩散至介电层213中。因此，提升互连的电迁移(EM)性能。受损和缺陷位置可为太薄的阻障层203的部份207、或节点201与介电层213间的缺陷界面211。阻障层203应完全地包围整个铜互连201以防止铜扩散至周围材料中并且穿过周围材料。阻障层203应该要足够厚以限制铜扩散，因此化学地隔离互连201与介电层213，而且还呈现足够高的导电性以维持与导线215的良好电子接触。然而，阻障层203在某些位置会太薄以致无法限制铜扩散。现有实务仅导致氧化物层，例如，MnO或Al2O3，形成在存在着O2的互连201的上表面上或缺陷/破裂衬底区域207、211。然而，现有实务无法导致沿着沉积的导电材料，例如，铜或铜合金的侧壁形成实质上均匀的氧化物阻障层，此乃由于该些位置缺乏O2的故。在先进节点如20nm及以下，阻障层(例如,Ta/TaN, Ru)的厚度进一步薄化以促进间隙填充及降低导线电阻。然而，该种薄化的阻障层没有强壮到足以禁得起EM、应力迁移(SM)、或时间相依介电崩溃(TDDB)加压，且其中可能含有受损和缺陷区域。因此，BEOL可 靠度性能降低。因此需要存在一种能够形成封装金属互连的实质上均匀的金属氧化物阻障层的方法论，因此阻挡铜扩散且提升可靠度性能没有负面地冲击间隙填充。
技术实现思路
本专利技术的一方面是一种在BEOL加工期间，形成通过实质上均匀的金属-氧化物层，如MnO或Al2O3予以封装的铜或铜合金互连。本专利技术的另一方面是一种包含通过实质上均匀的金属-氧化物层，如MnO或Al2O3予以封装的铜或铜合金互连的半导体装置。本专利技术的其它方面及其它特点将揭露于下述说明中，而且对本领域技术人员而言在检视下述说明时在某种程度上是显而易见的或者可自本专利技术的实务学习的。依据本专利技术，某些技术功效在某种程度上可通过包含下述步骤的方法予以达成在介电层中形成具有侧表面及底表面的开口，在开口的侧表面和底表面上及介电层的上表面上形成阻障层，以氧气电浆处理阻障层以在阻障层上形成悬垂氧原子，在阻障层上形成种晶层，以及以铜或铜合金填充开口。导致在该铜或铜合金的上及底表面上和沿着填充该开口的该铜或铜合金的侧表面形成金属氧化物层。本专利技术的方面包含如通过CMP平坦化以自介电层的上表面移除阻障层，种晶层，及铜或铜合金，使得镶嵌的铜或铜合金的上表面与介电层的上表面实质上共平面。进一步方面包含在填充开口的铜或铜合金上提供覆盖层，如SiN或SiCxNy。其它方面包含沉积铜合金种晶层，如CuMn或CuAl，导致形成金属氧化物层，例如MnO或Al2O315其它方面包含以5 A至100 A的厚度沉积阻障层。另一方面包含以100 A至500 A的厚度沉积种晶层。依据又一方面，以5 A至20 A的厚度形成金属氧化物层。本专利技术的另一方面是一种装置，包含半导体组件，半导体组件上的介电层，填充介电层中的开口的铜或铜合金，以及封装填充开口的铜或铜合金的金属氧化物层。本专利技术的方面包含装置，此装置包含通过具有5 A至20 A的实质上均匀厚度的氧化物层，例如MnO或Al2O3层予以封装的镶嵌铜或铜合金。本专利技术的方面包含在具有5 A至100人厚度的阻障层的沟槽中具有铜或铜合金镶嵌的装置。本专利技术的另一方面是一种方法，包含在半导体组件上提供介电层；在介电层中形成具有侧表面及底表面的沟槽；在沟槽的侧表面及底表面上沉积阻障层；以氧气电浆处理阻障层以形成键结在阻障层上的悬垂氧；在阻障层上沉积铜合金种晶层；以铜(Cu)或铜合金填充沟槽以形成铜或铜合金镶嵌及在介电层的上表面上的过覆盖；以及平坦化，使得铜或铜合金镶嵌的上表面与介电层的上表面实质上共平面，导致封装铜或铜合金镶嵌的金属氧化物层。由下述的详细说明，对本领域技术人员而言，本专利技术的其它方面及技术功效是显而易见的，其中本专利技术的实施例是通过意欲实施本专利技术的最佳模式的说明予以简单地陈述。如可了解般，本专利技术能够以其它及不同实施例完成的，且其数种细节能够在各种显而易知方面予以修饰，皆无偏离本专利技术。因此，图式及说明事实上是欲作为说明之用，而非作为限制之用。附图说明 在随附的图式中，本专利技术是通过实施例予以说明，而非予以限制，且图式中类似的参考数值是指类似的组件，其中图IA至IF图解地说明形成半导体装置中的金属互连的现有镶嵌工艺；图2图解地说明衬有阻障层的现有互连；以及图3A至3G图解地说明依据本专利技术实施例的形成半导体装置中的金属互连的工艺流程。具本文档来自技高网...

【技术保护点】
一种方法，包括：在介电层中形成具有侧表面及底表面的开口；在该开口的该侧表面及该底表面上和该介电层的上表面上形成阻障层；以氧气电浆处理该阻障层，以在该阻障层上形成悬垂氧原子；在该阻障层上沉积种晶层；以及以铜Cu或铜合金填充该开口，导致在该铜或铜合金的上及底表面上和沿着填充该开口的该铜或铜合金的侧表面形成金属氧化物层。

【技术特征摘要】
2011.04.27 US 13/095,1401.ー种方法，包括 在介电层中形成具有侧表面及底表面的开ロ； 在该开ロ的该侧表面及该底表面上和该介电层的上表面上形成阻障层； 以氧气电浆处理该阻障层，以在该阻障层上形成悬垂氧原子； 在该阻障层上沉积种晶层；以及 以铜Cu或铜合金填充该开ロ， 导致在该铜或铜合金的上及底表面上和沿着填充该开ロ的该铜或铜合金的侧表面形成金属氧化物层。2.根据权利要求I所述的方法，包括自该介电层的该上表面移除该阻障层、该种晶层、及该铜或铜合金。3.根据权利要求2所述的方法，包括在填充该开ロ的该铜或铜合金上形成覆盖层。4.根据权利要求3所述的方法，其中该覆盖层包括氮碳化硅SiCxNy。5.根据权利要求I所述的方法，包括沉积作为该种晶层的铜合金。6.根据权利要求5所述的方法，包括沉积作为该种晶层的CuMn或CuAl合金，其中该金属氧化物层包括MnO或Al2O3。7.根据权利要求I所述的方法，包括以5A至100 A的厚度沉积该阻障层。8.根据权利要求I所述的方法，包括以100A至500 A的厚度沉积该种晶层。9.根据权利要求I所述的方法，包括以5A至20 A的厚度形成该金属氧化物层。10.ー种装置，包括 半导体组件； 在该半导体组件上的介电层； 填充该介电层中的开ロ的铜或铜合金；以及 封装...

【专利技术属性】
技术研发人员：刘晃，薛振胜，施继雄，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：