无沟槽单光子雪崩二极管制造技术

本发明专利技术涉及无沟槽单光子雪崩二极管，涉及单光子雪崩二极管的结构以及形成单光子雪崩二极管的结构的方法。该结构包括具有顶部表面的半导体衬底，位于该半导体衬底的顶部表面上的半导体层，位于该半导体层的部分上的光吸收层，以及位于该半导体层的部分中的掺杂区。该掺杂区设置于邻近该光吸收层的该半导体层的部分中。部分中。部分中。

【技术实现步骤摘要】
无沟槽单光子雪崩二极管


[0001]本专利技术涉及半导体装置制造及集成电路，尤其涉及单光子雪崩二极管的结构以及形成单光子雪崩二极管的结构的方法。

技术介绍

[0002]单光子雪崩二极管(single
‑
photon avalanche diode；SPAD)是一种固态光电探测器，与光电二极管及雪崩光电二极管属于同一家族。单光子雪崩二极管与其它类型的光电探测器之间的一个基本区别是单光子雪崩二极管被偏置于远高于它的反向偏置击穿电压。当单光子雪崩二极管被置于如此高的反向偏压下时，光子引发的载流子被电场加速至足够高的动能，以从块体材料的原子撞出电子。电流载流子的大量雪崩呈指数级增长，并可由被电场加速的单光子引发的载流子在块体材料中触发。单光子雪崩二极管可检测单光子，该单光子提供短持续时间电流脉冲，该电流脉冲可被计数或用以获得入射单光子的到达时间。
[0003]单光子雪崩二极管可包括吸收及倍增区(multiplication region)，它们形成于初始由二氧化硅填充的深沟槽中。随后图案化该二氧化硅，并在由该图案化二氧化硅围绕的该深沟槽的部分内外延生长该吸收及倍增区的半导体材料。
[0004]完成的单光子雪崩二极管可能遭遇严重的氧化物剥落问题，这可能引起微粒污染。减少该氧化物剥落的一种不合适的解决方法可能是减小该外延生长的半导体材料的厚度，这不利地降低了检测概率。单光子雪崩二极管的该基于沟槽的形成涉及一个复杂的制程，该制程需要多个掩膜、多次干蚀刻，以及化学机械抛光。在该深沟槽内外延生长该单光子雪崩二极管的该半导体材料也增加缺陷的风险，从而增加缺陷诱发的暗电流(dark current)。
[0005]需要改进的单光子雪崩二极管的结构以及形成单光子雪崩二极管的结构的方法。

技术实现思路

[0006]在本专利技术的一个实施例中，提供一种单光子雪崩探测器的结构包括：具有顶部表面的半导体衬底，位于该半导体衬底的该顶部表面上的半导体层，位于该半导体层的部分上的光吸收层，以及位于该半导体层的该部分中的掺杂区。该掺杂区设置于邻近该光吸收层的该半导体层的该部分中。
[0007]在本专利技术的一个实施例中，一种结构包括具有顶部表面的半导体衬底，位于该半导体衬底的该顶部表面上的半导体层，位于邻近该半导体层的该半导体衬底中的掺杂区，以及与该掺杂区耦接的深沟槽隔离结构。该深沟槽隔离结构围绕该半导体层的部分，且该深沟槽隔离结构包括介电衬里(liner)以及由该介电衬里围绕的导体层。
[0008]在本专利技术的一个实施例中，提供一种形成单光子雪崩探测器的结构的方法。该方法包括在半导体衬底的顶部表面上形成半导体层，在该半导体层的部分上形成光吸收层，以及在该半导体层的该部分中形成掺杂区。该掺杂区设置于邻近该光吸收层的该半导体层
的该部分中。
附图说明
[0009]包含于并构成本说明书的一部分的附图示例说明本专利技术的各种实施例，并与上面所作的有关本专利技术的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本专利技术的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
[0010]图1
‑
图5显示依据本专利技术的实施例处于制程方法的连续制造阶段的结构的剖视图。
[0011]图6
‑
图13显示依据本专利技术的替代实施例的结构的剖视图。
具体实施方式
[0012]请参照图1并依据本专利技术的实施例，提供包含半导体材料例如单晶硅的半导体衬底10。在一个实施例中，半导体衬底10可包含经p型掺杂物(例如，硼)轻掺杂以提供p型导电性的半导体材料。形成浅沟槽隔离区14，其从半导体衬底10的顶部表面12延伸至半导体衬底10中的浅深度。浅沟槽隔离区14可包含介电材料例如二氧化硅，其通过化学气相沉积沉积于半导体衬底10中被图案化的沟槽中、经抛光，以及脱釉。浅沟槽隔离区14围绕半导体衬底10的部分，以定义由半导体材料构成的主动装置区16。
[0013]贯穿整个主动装置区16在半导体衬底10中形成掺杂区18。掺杂区18可从半导体衬底10的顶部表面12延伸至半导体衬底10中的给定深度。掺杂区18可通过例如不需要注入掩膜的覆被离子注入制程形成。注入条件(例如，离子种类、剂量、动能)可经选择以调节掺杂区18的电性及物理特性。在一个实施例中，掺杂区18的半导体材料可接收并包含n型掺杂物(例如，砷或磷)，以提供n型导电性。在一个实施例中，可用n型掺杂物重掺杂掺杂区18的半导体材料。
[0014]请参照图2，其中，类似的附图标记表示图1中类似的特征，且在该制程方法的下一制造阶段，在半导体衬底10的顶部表面12上形成半导体层20。半导体层20可由半导体材料例如单晶硅组成，其通过使用外延生长制程外延生长为覆被膜。在一个实施例中，半导体层20可包括未经掺杂的本征半导体材料，例如本征硅。在一个实施例中，半导体层20可具有约800纳米的厚度T。半导体层20的底部表面19设置于半导体衬底10的顶部表面12上，这不同于传统的基于沟槽的构造。在一个实施例中，半导体层20的底部表面19可直接位于半导体衬底10的顶部表面12上。半导体层20与掺杂区18邻接于半导体衬底10的顶部表面12。
[0015]在邻近半导体层20的顶部表面21的半导体层20中形成掺杂区22。在一个实施例中，掺杂区22可形成于半导体层20的部分中。掺杂区22可通过例如使用注入掩膜的选择性离子注入制程形成，该注入掩膜具有开口，以确定将被靶向注入的半导体层20的该部分。该注入掩膜可包括光敏材料层，例如光阻，其通过旋涂制程施加、经预烘烤、暴露于通过光掩膜投射的光、曝光后烘烤，以及用化学显影剂显影，以定义布置于半导体层20的部分(将被靶向注入)上方的开口。注入条件(例如，离子种类、剂量、动能)可经选择以调节掺杂区22的电性及物理特性。该注入掩膜(具有足以阻止离子的厚度)可在形成掺杂区22之后被剥离。在一个实施例中，掺杂区22的半导体材料可接收并包含p型掺杂物(例如，硼)，以提供p型导电性。
[0016]请参照图3，其中，类似的附图标记表示图2中类似的特征，且在该制程方法的下一制造阶段，形成与掺杂区18耦接的深沟槽隔离结构25。为此，形成沟槽24，其作为开口从半导体层20的顶部表面21完全穿过半导体层20延伸至半导体衬底10中的掺杂区18。在一个实施例中，沟槽24完全设置于半导体衬底10的顶部表面12上方，从而围绕半导体层20的部分且不进入半导体衬底10。在深沟槽隔离结构25内部的半导体层20的被围绕部分定义该单光子雪崩二极管的倍增区。
[0017]沟槽24可通过光刻及蚀刻制程图案化。为此，在半导体层20上方通过光刻制程形成蚀刻掩膜。该蚀刻掩膜可包括光敏材料层，例如光阻，其通过旋涂制程施加、经预烘烤、暴露于通过光掩膜投射的光、曝光后烘烤，以及用化学显影剂显影，以定义布置于半导体层20的部分(将被靶向蚀刻以定义沟槽24)上方的开口。使用蚀刻制程以在该蚀刻掩膜中的该开口的位置形成沟槽24。该蚀刻掩膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单光子雪崩探测器的结构，其特征在于，该结构包括：半导体衬底，具有顶部表面；半导体层，位于该半导体衬底的该顶部表面上；光吸收层，位于该半导体层的部分上；以及第一掺杂区，位于该半导体层的该部分中，该第一掺杂区设置于邻近该光吸收层的该半导体层的该部分中。2.如权利要求1所述的结构，其特征在于，还包括：第二掺杂区，位于邻近该半导体层的该半导体衬底中。3.如权利要求2所述的结构，其特征在于，该半导体层的该部分与该第二掺杂区邻接于该半导体衬底的该顶部表面。4.如权利要求2所述的结构，其特征在于，还包括：深沟槽隔离结构，与该第二掺杂区耦接，该深沟槽隔离结构围绕该半导体层的该部分，且该深沟槽隔离结构完全设置于该半导体衬底的该顶部表面上方。5.如权利要求4所述的结构，其特征在于，该半导体层具有厚度，且该深沟槽隔离结构具有与该半导体层的该部分的该厚度大致相等的高度。6.如权利要求4所述的结构，其特征在于，还包括：浅沟槽隔离区，位于该半导体层中，该浅沟槽隔离区围绕该半导体层的该部分及该深沟槽隔离结构。7.如权利要求2所述的结构，其特征在于，还包括：浅沟槽隔离区，位于该半导体衬底中，该浅沟槽隔离区围绕该第二掺杂区。8.如权利要求2所述的结构，其特征在于，还包括：微透镜，设置于邻近该第一掺杂区，其中，该第二掺杂区设置于该半导体层的该部分与该微透镜间。9.如权利要求2所述的结构，其特征在于，还包括：微透镜，其中，该半导体层及该光吸收层设置于该第二掺杂区与该微透镜间。10.如权利要求1所述的结构，其特征在于，还包括：阱，位于该半导体层及该半导体衬底中；以及接触，通过该阱与该半导体衬底耦接。11.如权利要求1所述的结构，其特征在于，还包括：第二掺杂区，位于该光吸收层中，以及接触，与该第二掺杂区...

【专利技术属性】
技术研发人员：郑萍，卓荣发，郭克文，K，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：