具有沟槽形选择栅极的分栅闪存单元制造技术

本发明专利技术涉及具有沟槽形选择栅极的分栅闪存单元，揭示了用于分栅闪存单元的结构和形成用于分栅闪存单元的结构的方法。在半导体基板中形成沟槽。在半导体基板中形成第一和第二源极/漏极区域。第一栅极横向位于沟槽和第二源极/漏极区域之间，且第二栅极包括沟槽内的部分。第一源极/漏极区域位于沟槽下方的半导体基板中。介电层位于沟槽内的第二栅极的部分和半导体基板之间。半导体基板之间。半导体基板之间。

【技术实现步骤摘要】
具有沟槽形选择栅极的分栅闪存单元


[0001]本专利技术一般涉及集成电路和半导体设备制造，更具体地，涉及用于分栅闪存单元(split gate flash memory cell)的结构和形成用于分栅闪存单元的结构的方法。

技术介绍

[0002]非易失性存储器在各种电子产品中用于数据的一般存储和传输。当存储单元未通电时，存储的数据由非易失性存储设备保留。非易失性存储设备的数据存储持久性与易失性存储技术形成对比，例如，静态随机存取存储(SRAM)设备，其中存储的数据会在存储单元未通电时最终丢失，以及动态随机存取存储(DRAM)设备，其中存储的数据会在存储单元未定期刷新时丢失。
[0003]闪存是一种特殊类型的非易失性存储器，可重复编程和擦除。嵌入式闪存可用于存储消费者电子产品、工业电子产品和汽车电子产品中的配置设置、程序代码、应用参数和其他类型的数据。闪存的存储单元类似于标准的金属氧化物半导体场效应晶体管，但是配备有一对栅极而不是单个栅极。源极和漏极之间的沟槽区域中的电流通过浮动栅极和控制栅极之间的协作来控制。控制栅极类似于标准晶体管栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于闪存单元的结构，所述结构包括：半导体基板，包括沟槽；第一源极/漏极区域和第二源极/漏极区域，位于所述半导体基板中，所述第一源极/漏极区域位于所述沟槽下方；第一栅极，横向位于所述沟槽与所述第二源极/漏极区域之间；第二栅极，包括所述沟槽内的第一部分；以及第一介电层，包括所述沟槽内的第一部分，所述第一部分位于所述第二栅极的所述第一部分和所述半导体基板之间。2.根据权利要求1所述的结构，还包括：阱，设置在所述半导体基板中以围绕所述沟槽；其中，所述阱提供设置在所述第一源极/漏极区域和所述第二源极/漏极区域之间的沟道区域。3.根据权利要求1所述的结构，还包括：第二介电层，位于所述第一栅极和所述第一介电层之间。4.根据权利要求3所述的结构，其中，所述第二介电层完全覆盖所述第一栅极。5.根据权利要求3所述的结构，其中，所述第一栅极包括第一部分和第二部分，所述第一介电层覆盖所述第一栅极的所述第一部分，以及所述第一介电层和所述第二介电层覆盖所述第一栅极的所述第二部分，且所述第二介电层配置于所述第一介电层和所述第一栅极的所述第二部分之间。6.根据权利要求5所述的结构，其中，所述第一栅极的所述第一部分邻接所述沟槽。7.根据权利要求1所述的结构，其中，所述第二栅极的所述第一部分包括第一区段和第二区段，且还包括：隔离柱，位于所述第二栅极的所述第一区段和所述第二区段之间，所述隔离柱由介电材料组成。8.根据权利要求1所述的结构，其中，所述半导体基板具有顶面，以及所述第一栅极位于所述半导体基板的所述顶面上方。9.根据权利要求1所述的结构，其中，所述半导体基板具有顶面，以及所述第二栅极完全位于所述半导体基板的所述顶面下方。10.根据权利要求1所述的结构，其中，所述半导体基板具有顶面，以及所述第二栅极的所述第一部分完全位于所述半导体基板的所述顶面下方。11.根据权利要求1所述的结构，其中，所述第二栅极包括位于所述第一部分之上的第二部分，以及所述第一介电层包括位于所述第二栅极的所述第二部...

【专利技术属性】
技术研发人员：蔡新树，陈学深，卓荣发，郭克文，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：