半导体器件及其制造方法技术

公开了一种半导体器件及其制造方法。该方法包括：形成具有层间电介质层、超低介电常数材料层和插塞的结构，超低介电常数材料层位于层间电介质层上方，插塞贯穿层间电介质层和超低介电常数材料层，并且插塞由第一金属材料构成；通过蚀刻去除插塞的上方一部分，形成凹进部分；沉积第二金属材料以填充凹进部分。根据该方法，只需要一次接触孔光刻。因此不存在两次光刻过程中需要对准的问题，从而降低了成本。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及。
技术介绍
随着半导体技术的发展，半导体器件的特征尺寸不断地按比例下降。在这种情况下，接触件的特性(例如接触电阻)对于器件性能(例如驱动电流(Ion)降低)有着显著的影响。当使用金属形成接触件时，各种金属往往都会各有各的优缺点。这时候就需要根据实际需要来进行选择。而如果恰当地结合使用两种金属，则有可能扬长避短，实现更好的性能。 这里以目前常用的金属钨和铜为例，进行说明。当采用常规的钨(W)形成接触件时，其缺点是电阻率较高。已经采取了很多工作来改进钨插塞技术，以降低接触电阻(Re)。例如，减小接触孔侧壁上的阻挡金属的厚度。又例如，通过控制成核层的特性来减小所填充的钨的电阻率，上述成核层是使用WF6和B2H6通过原子层沉积(ALD)技术沉积的。但是钨的电阻率还是要比铜、银、铝等其它金属的电阻率高很多。而采用铜(Cu)形成接触件则至少存在两方面的问题。一个方面是铜扩散的问题，铜在硅和氧化物中容易发生扩散，而当扩散到例如沟道区中时，会对器件性能产生不利影响。另一个方面是使用当前的后端工艺(BEOL)铜制程填充具有高深宽比的接触孔时，会在铜接触件中产生空隙。如果在接触孔下部填充较短的钨，而在接触孔上部填充铜，则既能够降低整个接触件的电阻，又能够避免使用铜填充具有高深宽比的接触孔，避免铜扩散到沟道区中。同样地，对于其它金属而言，如果根据器件整体的设计，一种金属适合形成于接触孔上部但不适合形成于接触孔下部，而另一种金属适合形成于接触孔下部但不适合形成于接触孔上部，那么将这两种金属分别填充到接触孔的上部和下部将有可能会有利于器件的性能。以钨和铜为例，一种容易想到的通过组合两种金属形成接触件的方法如下首先，如图I所示，在衬底100上方的第一电介质层(例如层间电介质层(ILD)) 110中形成短的钨接触件120。然后，如图2所示，沉积第二电介质层(例如超低介电常数材料层(ULK)) 130。执行双大马士革工艺，以形成上部的铜接触件140和第一层的金属连接导线150。然而这种工艺需要两次接触孔光刻。两次光刻过程中，存在位置对准的问题。而且成本也很高。因此，需要一种更简便的分别采用两种金属材料填充接触孔上部和下部以形成接触件的方法。
技术实现思路
本专利技术的一个目的是提供一种更简便的分别采用两种金属材料填充接触孔上部和下部以形成接触件的方法。根据本专利技术的一个方面，提供了一种制造半导体器件的方法，包括形成具有层间电介质层、超低介电常数材料层和插塞的结构，超低介电常数材料层位于层间电介质层上方，插塞贯穿层间电介质层和超低介电常数材料层，并且插塞由第一金属材料构成；通过蚀刻去除插塞的上方一部分，形成凹进部分；沉积第二金属材料填充凹进部分。优选地，第一金属材料可以是钨，第二金属材料可以选自铜、铝或者银。 优选地，去除插塞的上方一部分的步骤可以是通过使用SF6的干法蚀刻工艺进行的。优选地，凹进部分的底部可以高于也可以低于层间电介质层和超低介电常数材料层之间的界面。优选地，该方法还可以包括以下步骤在超低介电常数材料层上方形成硬掩模层；在硬掩模层中形成连接导线图案，连接导线图案暴露插塞；以形成了连接导线图案的硬掩模层为掩模，去除超低介电常数材料层的一部分，以在超低介电常数材料层中形成沟槽。可以在沉积第二金属材料的步骤之前形成沟槽，所沉积的第二金属材料还填充沟槽。或者，也可以在沉积第二金属材料的步骤之后形成沟槽，相应地，该方法还包括沉积第三金属材料以填充沟槽。优选地，第三金属材料可以选自铜、铝或者银。优选地，硬掩模层可以为包含Ti、TiN、Ta、TaN中至少一种的含金属层。优选地，硬掩模层的厚度可以为50埃至300埃。优选地，该方法还可以包括执行化学机械抛光工艺以露出超低介电常数材料层的上表面。优选地，上述结构还可以包括位于超低介电常数材料层上方的盖层，在化学机械抛光工艺中还去除盖层。优选地，盖层的材料可以选自正硅酸乙酯(TEOS)、SiN、SiON、氮掺杂碳化硅(NDC)。优选地，盖层的厚度为50埃至300埃。优选地，在衬底中形成了源区和漏区，在衬底上形成了栅极，插塞的底部可以与源区、漏区或栅极接触。优选地，上述结构还可以包括位于插塞的底部和侧壁的第一扩散阻挡层，该方法还可以包括在沉积第二金属材料的步骤之前，蚀刻去除第一扩散阻挡层的位于凹进部分的侧壁上的部分；沉积第二扩散阻挡层。根据本专利技术的另一个方面，提供了一种半导体器件，包括层间电介质层；层间电介质层上方的超低介电常数材料层；贯穿层间电介质层和超低介电常数材料层的接触件，接触件的下部由第一金属材料构成，接触件的上部由第二金属材料构成，其中第一金属材料与第二金属材料之间的界面在超低介电常数材料层和层间电介质层之间的界面的上方或下方。优选地，该半导体器件还可以包括栅极、源区和漏区，接触件的底部与源区、漏区或栅极接触。优选地，该半导体器件还可以包括位于超低介电常数材料层中的连接导线，连接导线可以由第三金属材料构成，连接导线与接触件的上部电接触。优选地，第一金属材料可以为鹤，第二金属材料和第三金属材料可以分别选自铜、招或者银。优选地，该半导体器件还可以包括位于第一金属材料的侧壁和底部的第一扩散阻挡层以及位于第二金属材料的侧壁和底部的第二扩散阻挡层。根据本专利技术的方法，只需要一次接触孔光刻。因此不存在两次光刻过程中需要对准的问题，从而降低了成本。 附图说明附图示出了本专利技术的实施例，并与文字描述一起用于说明本专利技术的原理。要注意的是，在附图中，为了便于描述，各个部分的尺寸并不是按照实际的比例关系绘制的。图I是示出了在第一电介质层中形成了短的钨接触件的半导体器件结构的截面示意图；图2是示出了在图I所示结构的基础上在第二电介质层中执行双大马士革工艺得到的半导体器件结构的截面示意图；图3是示出了根据本专利技术制造半导体器件的方法的初始结构的截面示意图，其中插塞贯穿层间电介质层、超低介电常数材料层和盖层；图4是示出了图3中的插塞的一部分被蚀刻去除之后的结构的截面示意图；图5是示出了图4中的凹进部分被填充第二金属材料之后的结构的截面示意图；图6是示出了在图5所示的结构上形成了硬掩模层的结构的截面示意图；图7是示出了在图6中的硬掩模层中形成了连接导线图案的结构的截面示意图；图8是示出了在图7的超低介电常数材料层中形成了沟槽的结构的截面示意图；图9是示出了从图8所示的结构去除硬掩模层和盖层之后的结构的截面示意图；图10是示出了在另一个实施例中在图3所示的结构上形成了具有连接导线图案的硬掩模层的结构的截面示意图；图11是示出了图10所示的结构中的插塞的一部分被蚀刻去除之后的结构的截面示意图；图12是示出了在图11中的超低介电常数材料层中形成了沟槽的结构的截面示意图；图13是示出了在图12中的凹进部分和沟槽中填充了第二金属材料并去除了硬掩模层和盖层的结构的截面示意图。具体实施例方式下面参考附图来具体描述本专利技术的制造半导体器件的方法及所形成的半导体器件。首先，如图3所示，形成具有层间电介质层(以下简称为“ILD” ) 210、超低介电常数材料层(以下简称为“ULK”)230和插塞220的结构。ULK 230 位于 ILD 210 之上，ILD 210 可以位于衬底 100 之上。IL本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：形成具有层间电介质层、超低介电常数材料层和插塞的结构，所述超低介电常数材料层位于所述层间电介质层上方，所述插塞贯穿所述层间电介质层和所述超低介电常数材料层，并且所述插塞由第一金属材料构成；通过蚀刻去除所述插塞的上方一部分，形成凹进部分；沉积第二金属材料以填充所述凹进部分。

【技术特征摘要】
1.一种制造半导体器件的方法，包括 形成具有层间电介质层、超低介电常数材料层和插塞的结构，所述超低介电常数材料层位于所述层间电介质层上方，所述插塞贯穿所述层间电介质层和所述超低介电常数材料层，并且所述插塞由第一金属材料构成； 通过蚀刻去除所述插塞的上方一部分，形成凹进部分； 沉积第二金属材料以填充所述凹进部分。2.如权利要求I所述的方法，其中所述第一金属材料是钨，所述第二金属材料选自铜、招或者银。3.如权利要求2所述的方法，其中所述去除所述插塞的上方一部分的步骤是通过使用SF6的干法蚀刻工艺进行的。4.如权利要求I所述的方法，其中所述凹进部分的底部高于或低于所述层间电介质层和所述超低介电常数材料层之间的界面。5.如权利要求I所述的方法，还包括 在所述超低介电常数材料层上方形成硬掩模层； 在所述硬掩模层中形成连接导线图案，所述连接导线图案暴露所述插塞； 以形成了连接导线图案的所述硬掩模层为掩模，去除所述超低介电常数材料层的一部分，以在所述超低介电常数材料层中形成沟槽。6.如权利要求5所述的方法，其中在所述沉积第二金属材料的步骤之前形成所述沟槽，所沉积的第二金属材料还填充所述沟槽。7.如权利要求5所述的方法，其中在所述沉积第二金属材料的步骤之后形成所述沟槽，该方法还包括 沉积第三金属材料以填充所述沟槽。8.如权利要求5所述的方法，其中所述第三金属材料选自铜、铝或者银。9.如权利要求5所述的方法，其中所述硬掩模层为包含Ti、TiN、Ta、TaN中至少一种的含金属层。10.如权利要求5所述的方法，其中所述硬掩模层的厚度为50埃至300埃。11.如权利要求I所述的方法，还包括执行化学机械抛光工艺以露出所述超低介电常数材料层的上表面。12.如权...

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：