非易失性存储器元件及其制造方法技术

本发明专利技术公开一种非易失性存储器元件及其制造方法，该存储器元件包括基底、栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。位于基底上的栅极堆叠结构，该栅极堆叠结构由下而上包括隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面。选择栅与擦除栅分别位于栅极堆叠结构的第一侧与第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于栅极堆叠结构与擦除栅之间以及栅极堆叠结构与源极区之间。第二介电层位于选择栅与基底之间。

【技术实现步骤摘要】

本专利技术涉及一种存储器元件及其制造方法，且特别是涉及一种。
技术介绍
非易失性存储器元件具有可多次进行数据的存入、读取、擦除且存入的数据在断电后也不会消失的优点，已成为个人电脑和电子设备所广泛采用的一种存储器元件。典型的非易失性存储器元件包括浮置栅(floating gate)与控制栅(controlgate)。而且，控制栅是直接设置在浮置栅上，浮置栅与控制栅之间以介电层相隔，而浮置栅与基底之间是以隧穿氧化层(tunneling oxide)相隔(亦即所谓堆叠栅极快闪存储器)。在对非易失性存储器进行擦除操作时，从浮置栅排出的电子数量不易控制，易使浮置栅排出过多电子而带有正电荷，这谓之过度擦除(over-erase)。当此过度擦除现象太过严重时，甚至会使浮置栅下方的沟道在控制栅未加工作电压时即持续呈导通状态，并导致数据的误判。因此，为了解决元件过度擦除的问题，许多非易失性存储器会采用分离栅极(split gate)的设计，其结构特征为除了控制栅与浮置栅之外，还具有位于控制栅与浮置栅侧壁、基底上方的选择栅(或称为擦除栅)，此选择栅(擦除栅)与控制栅、浮置栅和基底之间以栅介电层相隔。如此则当过度擦除现象太过严重，而使浮置栅下方沟道在控制栅未加工作电压状态下即持续打开时，选择栅(擦除栅)下方的沟道仍能保持关闭状态，使得漏极/源极区无法导通，而能防止数据的误判。福勒-诺德汉隧穿(Fowler-Nordheim tunneling)是一种常用来擦除的方法,其是使得载流子在浮置栅与擦除栅之间隧穿。然而，在浮置栅与擦除栅之间的电场强度与浮置栅侧边的轮廓有关，而浮置栅侧边的轮廓在工艺上控制不易，导致擦除的效率非常不稳定。
技术实现思路
本专利技术提供一种非易失性存储器元件，其浮置栅侧边具有尖角包覆轮廓，可以增加电场强度，改善擦除的效率与可靠度，提升擦除的效能。本专利技术提供一种非易失性存储器元件的制造方法，可以利用简单且易于控制的工艺来形成侧边具有尖角包覆轮廓的浮置栅，且所形成的浮置栅的轮廓一致性相当高。本专利技术提供一种非易失性存储器，包括基底、第一栅极堆叠结构、选择栅、擦除栅、源极区、漏极区、第一介电层与第二介电层。第一栅极堆叠结构，位于基底上，其包括由下而上依序堆叠的隧穿介电层、浮置栅、栅间介电层与控制栅，以及间隙壁，位于控制栅以及栅间介电层的侧壁，且浮置栅与擦除栅相邻的一侧为具有尖角的包覆轮廓，凸出于间隙壁的纵表面。选择栅位于第一栅极堆叠结构的第一侧的基底上。擦除栅位于第一栅极堆叠结构的第二侧的基底上。源极区位于擦除栅下方的基底中。漏极区位于选择栅的一侧的基底中。第一介电层位于第一栅极堆叠结构与擦除栅之间以及第一栅极堆叠结构与源极区之间。第、二介电层位于选择栅与基底之间。依照本专利技术实施例所述，上述擦除栅在对应上述浮置栅的上述尖角之处具有内凹的轮廓。依照本专利技术实施例所述，上述第一介电层共形覆盖于上述第一栅极堆叠结构的表面以及上述源极区的表面上。依照本专利技术实施例所述，上述间隙壁与上述浮置栅之间还包括缓冲层。依照本专利技术实施例所述，上述第一栅极堆叠结构还包括位于上述控制栅上的顶盖层。 依照本专利技术实施例所述，上述非易失性存储器还包括第二栅极堆叠结构与另一漏极区。第二栅极堆叠结构与第一栅极堆叠结构具有相同的结构，共构成栅极堆叠结构组。另一漏极区位于第二栅极堆叠结构的一侧的基底中。本专利技术还提出一种非易失性存储器的制造方法。此方法包括于基底上依序形成隧穿介电层以及图案化的第一导体层。接着，在图案化的第一导体层的第一表面上堆叠图案化的栅间介电层与图案化的第二导体层，裸露出上述图案化的第一导体层的第二表面。前述第二表面与前述第一表面相邻。然后，在基底上覆盖保护层，仅裸露出图案化的第一导体层的第一侧壁。之后，在图案化的第一导体层的第一侧壁形成凹口，使其具有尖角的轮廓。其后，在邻近图案化的第一导体层的第一侧壁的基底中形成源极区。继之，移除第二表面上的部分保护层，使图案化的第一导体层的尖角裸露出来。之后，在图案化的第一导体层的第二侧壁以外的基底中形成漏极区。依照本专利技术实施例所述，上述形成保护层的步骤包括于上述图案化的第一导体层的上述第二表面上形成缓冲层，接着，在上述缓冲层上以及上述图案化的第二导体层的第一侧的基底上形成间隙壁与遮蔽层。间隙壁位于上述图案化的第二导体层与遮蔽层之间。依照本专利技术实施例所述，移除上述第二表面上的部分上述保护层是移除上述遮蔽层及其下方的上述缓冲层，使上述图案化的第一导体层的上述尖角裸露出来。依照本专利技术实施例所述，形成上述图案化的第一导体层、上述图案化的栅间介电层与上述图案化的第二导体层、上述缓冲层、上述间隙壁与上述遮蔽层的步骤包括于上述隧穿介电层上形成第一导体层，裸露出部分上述隧穿介电层。接着，在上述第一导体层上形成上述图案化的栅间介电层与上述图案化的第二导体层。之后，移除上述图案化的第二导体层第一侧的部分的上述第一导体层。之后，在上述图案化的第二导体层第二侧的上述第一导体层上形成缓冲材料层。其后，在上述图案化的第二导体层的侧壁、上述图案化的栅间介电层的侧壁以及上述图案化的第一导体层的第二侧壁形成上述间隙壁与上述遮蔽层，裸露上述第二侧的上述缓冲材料层。之后，移除上述第二侧的上述遮蔽层所裸露的上述缓冲层及其下方的上述第一导体层，留下的上述第一导体层为上述图案化的第一导体层。依照本专利技术实施例所述，上述遮蔽层的形成方法包括于上述基底上形成遮蔽材料层，接着，在上述基底上形成第一掩模层。第一掩模层具有开口，裸露出上述第二侧的上述遮蔽材料层。之后，各向异性蚀刻上述开口所裸露的上述遮蔽材料层，裸露出上述缓冲层。依照本专利技术实施例所述，上述遮蔽材料层的材料与上述间隙壁的材料不同。依照本专利技术实施例所述，上述遮蔽材料层的材料包括氧化硅、碳化硅、碳氮化硅、碳氧化硅、碳氮氧化硅或其组合。依照本专利技术实施例所述，上述遮蔽材料层的材料包括以硅酸四乙酯做为反应气体所形成的氧化硅。依照本专利技术实施例所述，上述缓冲材料层的材料包括氧化硅。依照本专利技术实施例所述，上述缓冲材料层的形成方法包括进行热氧化工艺。依照本专利技术实施例所述，上述图案化的第一导体层的上述第一侧壁形成上述凹口的方法包括各向同性蚀刻工艺。依照本专利技术实施例所述，形成上述漏极区之前还包括移除未被上述图案化的上述第一导体层覆盖的上述隧穿介电层，裸露出上述基底表面。上述间隙壁、上述第二导体层、上述图案化的栅间介电层、上述图案化的第一导体层以及上述隧穿介电层构成第一栅极堆叠结构。接着，在上述基底上形成第一介电层，覆盖上述间隙壁与上述图案化的第二导电层以及上述源极区。之后，在上述第一栅极堆叠结构与上述漏极区之间的上述基底上形成第二介电层。然后，在上述源极区上方形成擦除栅并且于上述第二介电层上形成选择栅。依照本专利技术实施例所述，上述第一栅极堆叠结构还包括顶盖层，位于上述第二导体层上。依照本专利技术实施例所述，上述非易失性存储器的制造方法还包括在形成上述第一栅极堆叠结构时，同时于上述基底上形成第二栅极堆叠结构。上述第一栅极堆叠结构与上述第二栅极堆叠结构构成栅极堆叠结构组，并且在形成上述漏极区的同时，在上述第二栅极堆叠结构的一侧形成另一漏极区。基于上述，本专利技术实施例的非易失性存储器元件，其浮置栅侧边具有尖角的包覆轮廓本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：基底；第一栅极堆叠结构，位于该基底上；选择栅，位于该第一栅极堆叠结构的第一侧的该基底上；擦除栅，位于该第一栅极堆叠结构的第二侧的该基底上；源极区，位于该擦除栅下方的该基底中；漏极区，位于该选择栅的一侧的该基底中；第一介电层，位于该第一栅极堆叠结构与该擦除栅之间以及该第一栅极堆叠结构与该源极区之间；以及第二介电层，位于该选择栅与该基底之间，其中该第一栅极堆叠结构包括：由下而上依序堆叠的隧穿介电层、浮置栅、栅间介电层与控制栅；以及间隙壁，位于该控制栅以及该栅间介电层的侧壁，其中该浮置栅与该擦除栅相邻的一侧具有尖角的包覆轮廓，该尖角凸出于该间隙壁的纵表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许正源，黎俊霄，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：