主动元件及其制造方法技术

一种主动元件及其制造方法。主动元件包括一缓冲层、一通道、一栅极、一栅绝缘层以及一源极与一漏极。缓冲层配置于一基板上，具有一定位区，其中缓冲层在定位区的部分的厚度大于在定位区以外的部分的厚度。通道配置于缓冲层上，且位于定位区。栅极位于通道上方，栅绝缘层则配置于通道与栅极之间。源极与漏极位于通道上方并电性连接通道。

【技术实现步骤摘要】

本专利技术是有关于一种。
技术介绍
薄膜晶体管液晶显不面板(ThinFilm Transistor Liquid Crystal Displaypanel ;TFT LCD panel)主要由主动兀件阵列结构(Active device array structure)、彩色滤光阵列结构(Color filter array structure)和液晶层所构成。其中主动元件阵列结构包括多个以阵列排列的主动元件，也就是薄膜晶体管(Thin Film Transistor ；TFT),以及与每一薄膜晶体管对应配置之一像素电极(Pixel Electrode).上述之薄膜晶体管包括栅极(Gate)、通道(ChanneI)、漏极(Drain)与源极(Source),而薄膜晶体管是用来作为液晶显示单元的开关元件。在制造薄膜晶体管时,氧化物半导体(oxide semiconductor)是一种常用的材料。但以氧化物半导体薄膜晶体管做为液晶显示单元的开关元件时，由于氧化物半导体材质的通道的光穿透度较高，使得工艺中后续堆栈其它材料层时有对位的困难。虽然提高氧化物半导体材质的通道的厚度可降低其光穿透度，但此法会使通道的临界电压产生偏移。因此在工艺中如何在不增加氧化物半导体的厚度的前提下能够有准确的对位精度，是使用氧化物半导体薄膜晶体管为开关元件时的一大要点。
技术实现思路
本专利技术提供一种主动元件，其缓冲层具有一定位区，配置于定位区上的通道与在此定位区的缓冲层可构成主动元件工艺中的定位标记。本专利技术提供一种主动元件的制造方法，此主动元件的缓冲层具有一定位区，利用配置于定位区上的通道与在此定位区的缓冲层可帮助后续工艺中的对位。本专利技术提出一种主动元件，包括一缓冲层、一通道、一栅极、一栅绝缘层以及一源极与一漏极。缓冲层配置于一基板上，具有一定位区，其中缓冲层在定位区的部分的厚度大于在定位区以外的部分的厚度。通道配置于缓冲层上，且位于定位区。栅极位于通道上方。栅绝缘层配置于通道与栅极之间。源极与漏极位于通道上方并电性连接通道。在本专利技术的一实施例中，上述的主动元件的缓冲层在定位区的部分的厚度为XI，缓冲层在定位区以外的部分的厚度为X2，通道的厚度为Y，Xl加上Y并减去X2后大于或等于60纳米。在本专利技术的一实施例中，上述的主动元件的通道的厚度小于或等于70纳米。在本专利技术的一实施例中，上述的主动元件的缓冲层的材质为氧化硅(SiOx)、氮化娃(SiNx)、氮氧化娃(SiON)、碳化娃(SiC)、碳氮化娃(SiCN)或氧化招(AlO)等绝缘材质。在本专利技术的一实施例中，上述的主动元件更包括一第一绝缘层，覆盖栅极与栅绝缘层。源极与漏极位于第一绝缘层上，且源极与漏极贯穿第一绝缘层与栅绝缘层而电性连接通道。、在本专利技术的一实施例中，上述的主动元件的通道的材质为氧化物半导体。在本专利技术的一实施例中，上述的主动元件的通道的材质包括氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZO)、氧化锋(ZnO)、氧化锡(SnO)、氧化铟锋(Indium-ZincOxide, IZ0)、氧化嫁锋(Gallium-Zinc Oxide, GZ0)、氧化锋锡(Zinc-Tin Oxide, ZT0)、氧化铟镓(IGO)、氧化铟锡锌(ITZO)或氧化铟锡(Indium-Tin Oxide, IT0)等金属氧化物材料。本专利技术提出一种主动元件的制造方法。在此制造方法中，首先形成一缓冲层于一基板上。接着，形成一通道材料层于前述的缓冲层上，之后再将此通道材料层图案化以形成一通道。其中，缓冲层具有一定位区，且缓冲层在定位区的部分的厚度大于在定位区以外的部分的厚度。通道配置于缓冲层上，且位于定位区。在制做完通道与具有两种厚度的缓冲 层后，再形成一栅绝缘层于通道上。接着，以通道与缓冲层在通道下方的部分为对位标记，形成一栅极于栅绝缘层上。最后，形成一源极与一漏极于通道上方并电性连接前述的通道。在本专利技术的一实施例中，上述主动元件的制造方法里，形成通道的步骤包括图案化通道材料层以形成通道，并减薄缓冲层未被通道覆盖的部分，以使缓冲层在通道下方的部分的厚度大于未被通道覆盖的部分的厚度。在本专利技术的一实施例中，上述主动元件的制造方法里，形成通道与减薄缓冲层未被通道覆盖的部分的方法包括下列步骤。形成一蚀刻罩幕于通道材料层上预定形成通道的区域。蚀刻通道材料层未被蚀刻罩幕覆盖的部分以形成通道，并继续蚀刻缓冲层未被通道覆盖的部分。移除蚀刻罩幕。在本专利技术的一实施例中，上述主动元件的制造方法里，形成通道的步骤包括同时图案化通道材料层以及缓冲层以形成通道层以及具有两厚度的缓冲层。在本专利技术的一实施例中，上述主动元件的制造方法里，在形成栅极之后与形成源极与漏极的前，更包括形成一第一绝缘层以覆盖栅极与栅绝缘层，且源极与漏极贯穿第一绝缘层与栅绝缘层而电性连接通道。基于上述，在本专利技术的中，由于通道下方的缓冲层的厚度大于其它部分的缓冲层的厚度，所以可做为工艺中的对位标记。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图IA至图II为本专利技术的一实施例的主动元件的制造方法的剖面流程示意图。图2A至图2F为图IC的通道与缓冲层的制造方法的剖面流程示意图。其中，附图标记100 :主动元件101 :基板102 :光刻胶材料层103 :紫外光104 :光掩膜105 :蚀刻掩膜110:缓冲层110a:定位区120’ 通道材料层120 :通道130 :栅绝缘层140 :栅极150 :第一绝缘层160 :源极170 :漏极 180 :第二绝缘层190:像素电极具体实施例方式图IA至图II为本专利技术的一实施例的主动元件的制造方法的剖面流程示意图。请参考图IA至图II。首先请参考图1A，提供一基板101，此基板101例如是玻璃基板或塑料基板。接着，在此基板101上形成一层缓冲层110。然后如图IB所绘示，在缓冲层110上形成一通道材料层120’。缓冲层110可防止基板101含有的杂质扩散到通道材料层120’而污染通道材料层120’，甚至进一步使得主动元件100在驱动时的电性受到影响。另外，由于缓冲层110全面地覆盖基板101，因此缓冲层110也可以抑制基板101翘曲的幅度。接着，如图IC所绘示，在基板101上分别形成缓冲层110与通道材料层120’后，可以对通道材料层120’进行图案化以形成一通道120。其中，缓冲层110具有一定位区110a，且缓冲层110在定位区IlOa的部分的厚度大于在定位区IlOa以外的部分的厚度。由通道材料层120’形成的通道120配置于缓冲层110上，且位于定位区110a。如图ID所绘示，在制做完通道120与具有两种厚度的缓冲层110后，形成一栅绝缘层130于通道120上。此栅绝缘层130具有绝缘效果，可隔绝通道120与之后要形成的栅极140 (绘示于图1E)。形成栅绝缘层130的方法例如是使用化学气相沉积法(ChemicalVapor Deposition, CVD),但并不限于此,亦可使用其它适合的工艺的方式,如网版印刷、涂布、喷墨、能量源处理等，本专利技术并不限制形成栅绝缘层130的方式。如图IE所绘示，一栅极140形成于栅绝缘层130上。相较于定位区IlOa本文档来自技高网...

【技术保护点】
一种主动元件，其特征在于，包括：一缓冲层，配置于一基板上，具有一定位区，其中该缓冲层在该定位区的部分的厚度大于在该定位区以外的部分的厚度；一通道，配置于该缓冲层上，且位于该定位区；一栅极，位于该通道上方；一栅绝缘层，配置于该通道与该栅极之间；以及一源极与一漏极，位于该通道上方并电性连接该通道。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：张志榜，谢信弘，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：