本发明专利技术提供了一种耗尽型功率半导体器件及其形成方法，所述器件包括：半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；形成于所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；依次位于所述外延层上的栅介质层和栅电极，所述阱区横向延伸至所述栅电极下方的距离为0.75×Xj+b，其中Xj为所述阱区的结深，-2μm≤b≤5μm。本发明专利技术工艺制程简单、成本低、阈值电压可控性好。
【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
MOSFET晶体管、IGBT晶体管等功率半导体器件因其具有高耐压、大电流、低导通电阻等优点被广泛应用于中、高功率领域。耗尽型功率半导体器件(例如M0SFET、IGBT等)为常开器件，使用时其栅极G、源极S (或发射极E)端接零电位器件导通，导通后源极S (或发射极E)端电位升高(VS(E) >0)，使得栅极和源极(或发射极)之间的电压VGS(E)〈0。当VGS (E)(对MOSFET而言是S，对IGBT而言是EXVth时，器件自动关断，因而简化了栅驱动，可有效减小系统功耗，被广泛应用于固态继电器、线性放大器、逆变器、恒流源、电源电路中。 现有技术中，传统耗尽型功率半导体器件要么阈值电压可控性差、设计灵活度小；要么工艺制程复杂；要么制备需要额外增加掩膜版，增加芯片成本；要么器件可靠性降低，阈值电压漂移严重。专利号为5，021，356的美国专利文献中公开了一种耗尽型器件的形成方法，其对多晶硅栅进行P型离子轻掺杂(P-)，研制出阈值电压在+0. 25V左右的耗尽型P沟道MOSFET晶体管。但是，该方法主要通过对多晶硅的选择性掺杂达到阈值电压调节的目的，因此阈值电压设计灵活度小。专利号为4，786，611的美国专利文献通过难溶金属硅化物对多晶硅栅的扩散掺杂来达到阈值电压调节的目的，但该方法的工艺制程比较复杂，阈值电压的可控性差。专利号为3，667，115的美国专利文献通过在沟道区生长氧化层，利用氧化层的吸“硼”排“磷”特性使沟道反型，制造出耗尽型MOSFET晶体管，但反型程度有限且难以控制，阈值电压可控性差，设计灵活度小。专利号为5，907，777的美国专利文献通过对栅介质进行可动离子掺杂制造出耗尽型M0SFET，但器件可靠性低、阈值电压漂移大。现有技术中还有一种方法是通过对沟道区进行反型离子注入研制出耗尽型晶体管，由于其仅对沟道区进行选择性反型离子注入，因此需要额外增加掩膜版，增加了成本。
技术实现思路
本专利技术要解决的技术问题是提供一种，工艺制程简单、成本低、阈值电压可控性好。为解决上述技术问题，本专利技术提供了一种耗尽型功率半导体器件，包括半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；形成于所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；依次位于所述外延层上的栅介质层和栅电极，所述阱区横向延伸至所述栅电极下方的距离为o. 75XXj+b，其中Xj为所述阱区的结深，-2um^ b ^ 5um0可选地，所述b的取值范围为0iim彡b彡liim。可选地，所述阱区横向延伸至所述栅电极下方的距离为I. 5 u nT5. 5 u m。可选地，所述阱区横向延伸至所述栅电极下方的距离为2. 25 u nT4. 75 U m。可选地，所述耗尽型功率半导体器件的阈值电压Vth的取值范围为-10V ( Vth ( IOVo可选地，所述耗尽型功率半导体器件为n沟道器件，其阈值电压Vth的取值范围为_5V ( Vth ( 0V。 可选地，所述耗尽型功率半导体器件为p沟道器件，其阈值电压Vth的取值范围为OV ( Vth ( 5V。可选地，所述耗尽型功率半导体器件为VDMOS器件，所述半导体衬底为第一掺杂类型的，所述栅介质层和栅电极覆盖相邻阱区之间的外延层，所述栅电极两侧的阱区中还形成有第一掺杂类型的源区。可选地，所述半导体衬底包括核心区域和位于所述核心区域周边的终端区域，所述终端区域的外延层中形成有第二掺杂类型的耐压环；所述终端区域的外延层表面上形成有场氧化层；所述耐压环上方、相邻场氧化层之间填充有氧化层；所述场氧化层、氧化层上覆盖有介质层，所述介质层中形成有通孔，金属场板通过该通孔与所述耐压环相连。可选地，所述介质层中形成有一个或多个串联的保护齐纳二极管，其阴极与所述栅电极电性连接，其阳极与所述源区电性连接。可选地，所述耗尽型功率半导体器件为IGBT器件，所述半导体衬底为第一掺杂类型的，所述半导体衬底面还形成有第二掺杂类型的集电区，所述栅介质层和栅电极覆盖相邻阱区之间的外延层，所述栅电极两侧的阱区中还形成有第一掺杂类型的发射区。可选地，所述耗尽型功率半导体器件为LDMOS器件，所述半导体衬底为第二掺杂类型的，所述阱区中形成有第一掺杂类型的源区，所述外延层内还形成有与所述阱区并列的第一掺杂类型的漏区，所述漏区和阱区之间的外延层上还形成有场氧化层，所述栅介质层和栅电极覆盖所述场氧化层和源区之间的外延层。可选地，所述耗尽型功率半导体器件为LIGBT器件，所述半导体衬底为第二掺杂类型的，所述半导体衬底的上表面形成有第一掺杂类型的埋层，所述外延层位于所述埋层上，所述阱区中形成有第一掺杂类型的发射区，所述外延层中还形成有与所述阱区并列的第一掺杂类型的集电端阱区，所述集电端阱区中形成有第二掺杂类型的集电区，所述集电区和阱区之间的外延层上还形成有场氧化层，所述栅介质层和栅电极覆盖所述场氧化层和发射区之间的外延层。本专利技术还提供了一种耗尽型功率半导体器件的制造方法，包括提供半导体衬底；在所述半导体衬底上形成第一掺杂类型的外延层；使用阱区注入掩膜版对所述外延层进行离子注入，注入的离子类型为与所述第一掺杂类型相反的第二掺杂类型，以在所述外延层中形成第二掺杂类型的阱区；对所述外延层进行离子注入，注入的离子类型为第一掺杂类型，以在所述阱区的表面形成具有第一掺杂类型的反型层；在所述外延层的表面依次形成栅介质层和栅电极层；使用栅电极刻蚀掩膜版对所述栅电极层进行刻蚀以形成栅电极，所述阱区注入掩膜版与所述栅电极的刻蚀掩膜版之间具有偏离值b。可选地，所述偏离值b的取值范围为-2 ii m彡b彡5 ii m。可选地，所述偏离值b的取值范围为0 ii m彡b彡I ii m。可选地，形成所述反型层的离子注入中所采用的掩膜版为有源区掩膜版。可选地，形成所述反型层的离子注入的剂量为lel2飞el3Cm_2。可选地，形成所述反型层的离子注入的剂量为5el2 le13Cm_2。可选地，形成所述阱区的离子注入的剂量为5e12 3el4Cm_2。·可选地，形成所述阱区的离子注入的剂量为2e13 7el3Cm_2。可选地，所述耗尽型功率半导体器件为VDMOS器件，所述半导体衬底为第一掺杂类型的，所述栅介质层和栅电极覆盖相邻阱区之间的外延层，所述制造方法还包括对所述栅电极两侧的阱区进行离子注入，注入的离子类型为第一掺杂类型，以在所述阱区中形成源区。可选地，所述耗尽型功率半导体器件为IGBT器件，所述半导体衬底为第一掺杂类型的，所述半导体衬底面还形成有第二掺杂类型的集电区，所述栅介质层和栅电极覆盖相邻阱区之间的外延层，所述制造方法还包括对所述栅电极两侧的阱区进行离子注入，注入的离子类型为第一掺杂类型，以在所述阱区中形成发射区。可选地，所述耗尽型功率半导体器件为LDMOS器件，所述半导体衬底为第二掺杂类型的，所述制造方法还包括在所述外延层的表面形成场氧化层；对所述外延层进行离子注入，注入离子类型为第一掺杂类型，以在所述阱区中形成第一掺杂类型的源区，在所述阱区外的外延层中形成与所述阱区并列的第一掺杂类型的漏区，所述场氧化层位于所述漏区和阱区之间，所述栅介质层和栅电极覆盖所述场氧本文档来自技高网...
【技术保护点】
一种耗尽型功率半导体器件，其特征在于，包括：半导体衬底；位于所述半导体衬底上的第一掺杂类型的外延层；形成于所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；依次位于所述外延层上的栅介质层和栅电极，所述阱区横向延伸至所述栅电极下方的距离为0.75×Xj+b，其中Xj为所述阱区的结深，？2μm≤b≤5μm。
【技术特征摘要】
【专利技术属性】
技术研发人员：叶俊，张邵华，李敏，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。